Verilog HDL读文件数据设计,Vivado仿真工程
2021-03-09 13:06:56 93KB FPGA VerilogHDL 读文件数据
用于课程设计分析数据,画出图形,读取txt文件上的数据并且在控件上显示出来。
2019-12-21 18:52:54 2.45MB MFC 读文件 读数据,自绘
1