简单CPU设计,包含有一个RAM组件,代码有详细注释以及说明。可实现寄存器运算、立即寻址、直接寻址、间接寻址、寄存器直接寻址、寄存器相对寻址以及对RAM读写等操作,内含波形图以及绑定好的管脚图。用户可根据自己的实验器材重新绑定管脚。
2022-11-28 00:45:54 9.32MB 简单CPU设计 VHDL FPGA Cyclone
1
通过一台模型机的设计,使我们建立了整机的概念,模型机整体采取简单的组成模式,每一时钟周期内完成的操作有限。该模型机包括运算器,存储器,控制器等。指令结构,选用两片SN74181串行进位方式形成运算器,运用微程序控制各部件单元的产生控制信号,实现特定指令的功能,通过绘制指令流程图,编写指令时间表,设计微指令格式等实现了具体的微程序控制。
1
完成的工作主要包括:指令系统的设计,FPGA-CPU的整体结构设计及其细化,逻辑设计的具体实现(VHDL语言程序的编写),软件模拟,以及硬件调试。
2021-07-07 14:35:31 4.88MB cpu
1
计算机组成与结构实验,附有实验过程和实验结果
2021-07-04 16:02:25 2.31MB 计算机组成与结构 实验
8位简单CPU设计.DSN
2021-06-23 12:00:11 132KB 计算机组织与结构 计算机
1
简单CPU设计,实现简单MIPS指令,用Verilog语言进行实现,工程已通过编译,功能实现较好。
2021-05-10 20:23:39 6KB MIPS 简单CPU设计 Verilog代码
1
由KingDuan设计的一个简单的CPU模型,阐述CPU设计过程中的一些原理和经验。 参考文档:https://www.cnblogs.com/kingduan/p/4054484.html
2021-04-02 17:00:30 1.27MB LogiSim CPU
1
简单CPU设计(硬布线)自己做,应该计算机科学系的学生都要做的,上传给大家参考一下
2020-12-08 19:03:55 772KB 简单CPU设计(硬布线)
1
EDA课程设计简单cpu设计,居于Quartus II设计。这里只是转载一个成功案例,希望有参考价值。 来源:http://www.pudn.com/downloads135/sourcecode/others/detail574823.html
2019-12-21 19:59:23 708KB eda VHDL 硬件描述语言 课程设计
1
实验目的】1. 掌握CPU的设计步骤2. 学会芯片的运用及其功能【实验环境】Maxplus2环境下实现非常简单CPU数据通路的设计【实验内容】可选以下实验之一: 1、绘制“非常简单CPU”数据通路(MAX+PLUS II环境)数据通路 2、绘制移位-相加乘法电路(MAX+PLUS II环境) 3、绘制MIPS处理器数据通路(“画笔”或Powerpoint或手工)实验辅助材料 对上述三个实验,分别提供以下辅助材料: 1、“非常简单CPU”数据通路,给出步骤和指导,见后。 2、乘法电路,给出实验原理图(MAX+PLUS II的gdf文件,但不完整或 有错误)。 3、MIPS处理器,给出数据通路的图片文件。附:绘制“非常简单CPU”数据通路步骤及指导 非常简单CPU的寄存器:一个8位累加器AC,一个6位的地址寄存器AR,一个6位的程序计数器PC,一个8位的数据寄存器DR,一个2位的指令寄存器IR。其数据通路详见教材P。
2019-12-21 19:46:11 146KB maxplus 实验报告 非常简单CPU设计
1