12/24制切换闹铃时钟,12/24双模式切换,可调,可设置闹钟,VHDL语音,Quartus ii开发环境
2022-04-07 12:39:17 1.58MB FPGA 时钟课设 VHDL
1
计算机 电子信息工程 通信工程 实验 课程设计 工程项目 资源 必过 已过 好用 答辩简单 按着来就行 大学生关注我 以后所有我的课设都会更新 所需积分很低 签一次到就能得不用去桃宝买 多支持 个人主页有更多课设实验等资源。心得体会 参考文献自己写哈
2022-01-21 14:09:57 3.13MB 单片机 电子时钟 课设
1
汇编时钟的代码,有详细注释,对初始学习汇编时钟这一块有帮助
2021-12-13 21:32:41 10KB 汇编 时钟
1
数字电子时钟的完美报告,已完成各部分的介绍截图,及相应功能的描述,各部分报告齐全,是有识之士的最好选择!
2021-12-06 16:50:24 98KB 数字电子时钟 课设报告 电子 数字
1
课程设计的数字时钟的课设,设计非常详细,有电路图仿真的电路设计,按着上面的连线就行了,用了LS90在proteus上能出现结果,而且做出是实物,真的花了不少的心血和努力!
2020-01-04 03:14:58 109KB 数字时钟 课设
1
题目九.数字时钟 设计一个能显示日期、小时、分钟、秒的数字电子钟,并具有整点报时的功能。 由晶振电路产生1HZ标准的信号。分、秒为六十进制计数器,时为二十四进制计数器。 可手动校正时、分时间和日期值。
2019-12-21 22:09:39 18KB 数字逻辑 数字时钟 课设
1