凌力尔特公司 (Linear Technology Corporation) 推出超低抖动 1.8GHz 时钟分配芯片系列 LTC6954,该器件有 3 个独立的输出,每个都有自己的分频器和相位延迟。凭借在 12kHz 至 20MHz 带宽内不到 20fsRMS 的附加抖动,LTC6954 在对输入时钟进行分频和分配的同时,可最大限度减少了引入的噪声。
2023-05-13 08:06:29 219KB LTC6954 凌力尔特 抖动 时钟分配
1
1 经典采样理论   模拟世界与数字世界相互转换的理论基础是抽样定理。抽样定理告诉我们,如果是带限的连续信号,且样本取得足够密(采样率ωs≥2ωM),那么该信号就能唯一地由其样本值来表征,且能从这些样本值完全恢复出原信号。连续时间冲激串抽样如图1所示,其时域波形和相应的频谱如图2所示。   根据采样定理,如果样本点取得不足(ωs<2ωM,即欠采样),信号的频谱将发生混叠,如图3所示。所以如果要完整地恢复信号,必须保证足够的采样点。   2 多片ADC采样方式   单片ADC采样是最常见的。调理过的信号通过单片ADC芯片转换成数字信号,供给后续电路进行数字处理。这种采样方
1
时钟分配芯片在调整并行数据采集中的作用.docx
2021-11-10 20:02:53 21KB
一个时钟分配电路,输入为时钟信号CLK,输出为信号F0~F5,这六个信 号中只允许有一个为高电平,F0、F2、F4的持续时间为2个CLK,F1、F3、F5的持续时间为4个CLK。
2021-09-05 22:49:47 977B 时钟分配电路
1
FPGA控制AD9520,很有参考价值
2019-12-21 18:51:21 3KB AD9520 FPGA Verilog 时钟分配器
1