【HNUST】20级数字逻辑与数字系统实验报告 TTL门电路的功能测试 译码器 振荡、计数、译码、显示电路 多路智力抢答器
2023-04-13 19:35:44 388KB 数字逻辑与数字系统
1
南京大学2020年数字电路与数字系统实验
2021-10-15 13:49:17 114.87MB Verilog
1
1.基本门电路的逻辑功能测试;观测输入输出端的逻辑值,测量出输出端对应的电压值。 2.逻辑门的转换:利用 74S00 与非门组成非门,2 输入与门,2 输入或门电路。 3.门电路的基本应用:测试用“异或”门和“与非”门组 成的半加器的逻辑功能。 4.测量与非门电压传输特性。
2021-10-04 16:28:52 775KB 数字系统 数字系统实验
1
实验内容: 1、示波器探头校正; 2、测量并记录实验箱 5M、1M、500K、 100K 连续脉冲源; 3、使用信号发生器产生 50M、1M、1K 正弦 波、方波等信号。
2021-10-04 16:28:22 678KB 数字电路 数字系统实验
1
天津大学数字逻辑与数字系统实验:多数表决器、自动贩卖机、单周期MIPS、算数逻辑单元、分秒数字钟
2021-08-30 14:11:10 44.74MB 天津大学 数字逻辑与数字系统 实验 MIPS
1
数字系统实验之串口通信2019级.7z
2021-05-03 20:02:19 1.61MB 实验工程
1
数字系统实验模型机2.0.7z
2021-04-05 22:01:32 2.31MB 模型机
1
适合初学者
2021-03-18 18:03:16 78KB 课程设计
1
使用Quartus II开发、基于VHDL语言实现的电子时钟,在睿智四代AX4010板子上进行验证。实现的功能有:时分秒显示、重置、按键消抖、整点报时。 补充说明: 1.代码可能还不完善,供参考学习使用。 2.顶层连线图中部分连线是采用了“隔空连线”的方法,就是右键管脚直接绑定,这样可以使顶层图连线尽可能少,以减少线的交叉。所以需要读懂每个接口的输入输出。
2021-02-23 14:46:04 505KB 数字系统 电子钟 实验报告
1
基本逻辑门实验 简单组合逻辑电路设计、组装与调测试 三态门特性研究与典型应用 中规模集成电路功能测试及应用 加法器设计与实现 触发器 移位寄存器及其应用 时序电路分析 集成计数器及应用 四相时钟分配器设计
1