USB_HUB 硬件电路引脚原理解析 本文档对 USB_HUB 硬件电路的引脚进行了详细的分析和解释。USB_HUB 电路是一种可以将一个 USB 接口扩展为多个（通常为 4 个），并可以使这些接口同时使用的电路。该电路采用 GL852GT 系列器件（USB 2.0 MTT Hub Controller），4 端口集线器解决方案，规范修订版为 2.0。 引脚概述： * RREF：模拟量，680Ω 电阻必须连接在 RREF 和模拟地（AGND）之间。 * DM0, DP0：双向，1 个上行端口信号，USB 信号必须在理，参考指南。 * DM1~DM4, DP1~DP4：双向，4 个下行端口信号。 * OVCUR1#~4：输入，4 个下行端口信号过电流指示，内部已上拉，低电平有效（2~4 一般悬空）。 * OVCUR1：模式，22PSELF 输入，0：GL852GT 总线供电，1：GL852GT 自供电。 * PGANG：双向，一般开启 GANG 模式，参考 10，11X1，X2。 * I/O：晶振/OSC 时钟输入输出，参考 17。 * RESET#：输入，复位信号，低电平有效，默认上拉电阻 10KΩ。 * TEST/SCL：双向，输入内部已上拉，不用悬空。 * SDA：双向，不用悬空。 * AVDD：电源，模拟电路 3.3V 电源输入，模拟电路对电源和接地噪声非常敏感。 * DVDD：电源，数字电路 3.3V 电源输入。 * V5：电源/输入，5V 电源输入。 * V33：电源/输出，5V 至 3.3V 稳压器输出或者 3.3V 输入。 总体电路设计： * RREF 电路设计：用于提供模拟电路的参考电压。 * PSELF 电路设计：用于选择 GL852GT 的供电模式。 * GANG 模式电路设计：用于选择 GANG 模式。 * 晶振电路设计：用于提供时钟信号。 * RESET 电路设计：用于提供复位信号。 * 上游及下游端口电路设计：用于实现 USB_HUB 的上游和下游端口的连接和通信。 两种典型应用电路： * 第一种：用于实现 USB_HUB 的基本功能，包括上游和下游端口的连接和通信。 * 第二种：用于实现 USB_HUB 的高级功能，包括 GANG 模式和自供电模式。 本文档对 USB_HUB 硬件电路的引脚进行了详细的分析和解释，为设计和开发 USB_HUB 电路提供了有价值的参考。

串口RS232--485引脚定义

STM32F103C8T6C引脚定义表，里面定义芯片STM32F103C8T6的引脚功能定义，可做日常开发的参考资料。

HP45驱动板引脚定义，喷嘴结构图，及3D模型

包含数百种常用数码管引脚定义——数据手册，已添加索引。

SD卡MiniSD卡与MicroSD卡的引脚定义等资料

网卡 Mini-SAS HD 引脚定义

各种USB接线引脚定义图(超简单-一看即明了).doc USB引脚定义 Pin Name Description 1 VCC +5 VDC 2 D- Data - 3 D+ Data + 4 GND Ground

6.3 对齐和键控 Rule 6-6: 关于 3 种校准键控设备的使用，见第 3 章和附录中的定义。 6.4 连接器引脚定义 6.4.1 P2 连接器 Rule 6-7: P2 位置使用的连接器应装有 16 个晶圆。 使用的晶圆类型取决于使用的协议规范; 晶圆可以是差分，也可以是单端型。 Rule 6-8: 位置 P2 中使用的连接器应使用所有差分晶圆或所有单端晶圆。 6.4.1.1 差分连接器分配 Rule 6-9: 当协议规范要求 P2 中的差分晶圆时，连接器 P2 中的引脚应定义如表 6-2 所示。 这些引脚排列使用差分晶圆来定义。 预计这些引脚将用于高速 I / O，串行 结构连接或 X / PMC I / O，如 VITA46.9 中所定义。 表 6- 2 6U 模块 P2 差分引脚定义 序号 Row G Row F Row E Row D Row C Row B Row A 1 P2-SE0 GND P2-DP1- P2-DP1+ GND P2-DP0- P2-DP0+ 2 GND P2-DP3- P2-DP3+ GND P2-DP2- P2-DP2+ GND 3 P2-SE1 GND P2-DP5- P2-DP5+ GND P2-DP4 - P2-DP4+

stm32f407系列引脚定义（详细）+引脚图