开源项目mayo的编译,该工具是一个基于QT+opencascade的3D文件查看器,3dviewer,支持多种3d格式的导入和导出,切图,3d打印软件上位机开发可提供一定参考,该工具使用了gpu加速opengl引擎,工程已经配置完成,下载即可编译,方便用来二次开发3d打印机软件或切片软件
2023-11-01 18:01:42 93.61MB
1
开源工程VS-net安装及数据集评测
2022-08-03 09:07:40 2KB 视觉定位
1
h264编码开源库X264开源库源代码,具有 /* Slicing parameters */ int i_slice_max_size; /* Max size per slice in bytes; includes estimated NAL overhead. */ int i_slice_max_mbs; /* Max number of MBs per slice; overrides i_slice_count. */ int i_slice_count; /* Number of slices per frame: forces rectangular slices. */等字段,便于编码控制,使用不同场合。 里面也有基本使用测试例子。
2022-04-29 17:45:21 9.15MB H264编码 X264开源工程 视频编码 VS2005
1
funambol开源程序!
2022-04-18 17:05:10 21.52MB 开源工程
1
作为一名电子开发工程师,常穿梭在各类MCU中调试、测试,面对众多厂商基于Cortex内核MCU,必然少不了需要一款稳定,高效,开源仿真器,技小新隆重推出DAP仿真器,DAP仿真器是ARM官方推出的开源仿真器,无版权,自由制作。简直可以秒杀同类LINK产品,其优点:1.无需驱动,即插即用 2.支持所有Cortex内核MCU,不挑厂家。淘宝搜索:技小新DAP
2022-04-02 13:46:35 1.66MB CMSIS-DAP 仿真下载器 开源工程
1
编译好的assimp模型读取开源工程 采用VS2010创建好的工程 可以使用VS直接打开运行、调试
2022-02-09 15:48:00 83.24MB assimp工程 C++ OpenGL 多种模型格式
1
编译好的assimp模型读取开源工程 采用VS2010创建好的工程 可以使用VS直接打开运行、调试
2021-11-24 15:00:15 91.65MB assimp opengl model 三维模型加载
1
《Android Stdudio各类源码工程共23个开源项目》本资源是自己学习Android期间在网上搜集的各种开源APP项目资料,亲测可以顺利运行,非常适合初学者快速入门,大家根据自己的编译环境稍作调整即可顺利编译,祝学习愉快!
1
开源工程系列之INA219功率计.rar, stc89c51源程序,11
2019-12-21 20:56:20 572KB 123
1
蜂鸟SOC开源工程源码是基于RISC-V架构的一个项目,RISC-V是一种开放源代码指令集架构(ISA),由加州大学伯克利分校的研究人员设计,并在全球范围内获得了广泛的关注和支持。RISC-V的设计理念是简化、高效和可扩展,这使得它在嵌入式系统、物联网(IoT)设备以及高性能计算等领域具有广泛应用前景。 这个项目的核心是为FPGA(Field-Programmable Gate Array)设计了一个完整的System-on-Chip (SOC)。FPGA是一种可编程的集成电路,允许开发者根据需要自定义硬件逻辑。Quartus II 13.1是Altera公司(现已被Intel收购)的一款强大的FPGA开发工具,它提供了从设计输入、逻辑综合、时序分析到配置芯片的全套流程,确保蜂鸟SOC能在目标FPGA上正确运行。 蜂鸟SOC源码的"rtl"目录可能包含以下关键组件: 1. **处理器核**:RISC-V的实现,通常包括RV32IMC指令集,支持整数运算、分支、内存访问等基本功能。 2. **内存控制器**:管理内部存储器,如SRAM,与处理器交互进行数据读写。 3. **外围接口**:如GPIO(通用输入/输出)、UART(通用异步接收发送器)等,用于连接外部设备。 4. **总线结构**:如AHB(Advanced High-performance Bus)或AXI(Advanced eXtensible Interface),用于在整个SOC内部协调不同模块的数据传输。 5. **中断控制器**:处理来自不同外设的中断请求,确保系统的实时响应。 6. **时钟和复位管理**:控制系统的时钟信号和复位操作,确保各部分正常工作。 7. **IP核**:可能包含预封装的功能模块,如加密、解码、浮点运算单元等,根据具体需求选择。 在Quartus II中,开发者首先会使用Verilog或VHDL等硬件描述语言编写源代码,然后通过综合工具将这些高级语言转化为门级网表,再经过布局布线生成最终的比特流文件,该文件可以直接烧录到FPGA中实现硬件功能。 在实际开发过程中,开发者需要进行以下步骤: 1. **设计输入**:编写源代码,定义SOC的各个模块和接口。 2. **编译和综合**:使用Quartus II的编译工具,将源代码转换成逻辑门级别的网表。 3. **时序分析**:检查设计是否满足速度和功耗要求,对设计进行优化。 4. **适配和布局布线**:将逻辑门网表映射到具体的FPGA资源上。 5. **仿真验证**:通过硬件描述语言或系统级仿真工具验证设计的功能和性能。 6. **编程和调试**:将生成的比特流文件下载到FPGA,进行硬件测试和调试。 通过这个开源项目,开发者可以学习到RISC-V处理器的设计原理,了解FPGA开发流程,以及如何构建一个完整的SOC系统。同时,这也是一个很好的实践平台,可以让开发者根据自己的需求定制和扩展硬件功能,进一步提升其在嵌入式系统和FPGA设计领域的专业技能。
2019-12-21 20:18:27 29.65MB cpu risc-v fpga
1