1101序列检测器[整理].pdf

swjtu电子设计自动化（EDA）实验5报告

基于FPGA设计一个能够检测出重叠匹配串的序列检测器。首先从KMP字符串模式匹配算法出发，推导出next函数值与序列检测器状态之间的关系，并针对匹配串重叠的情况进行修改，得到有限状态机的状态转换图，最后用VHDL语言描述并仿真验证。

、实验目的：用状态机实现序列检测器的设计，并对其进行仿真和硬件测试。 2、实验仪器：PC机，操作系统为Windows2000/xp, Quartus II 5.1 设计平台，GW48系列SOPE/EDA实验开发系统。 3、实验原理：序列检测器可用于检测一组或多组由二进制码组成的脉冲序列信号，当序列检测器连续收到一组串行二进制码后，如果这组码与检测器中预先设置的码相同，则输出1，否则输出0。由于这种检测的关键在于正确码的收到必须是连续的，这就要求检测器必须记住前一次的正确码及正确序列，直到在连续的检测中所收到的每一位码都与预置数的对应码相同。在检测过程中，任何一位不相等都将回到初始状态重新开始检测。例6-27描述的电路完成对序列数"11100101"的。当这一串序列数高位在前（左移）串行进入检测器后，若此数与预置的密码数相同，则输出“A”，否则仍然输出“B”。

序列检测器可用于检测一组或多组由二进制码组成的脉冲序列信号，当序列检测器连续收到一组串行二进制码后，如果这组码与检测器中预先设置的相同，则输出 1，否则输出 0。

用移位寄存器和与非门设计一个 1011 序列检测器。电路连续不停地工作，对串 行输入的序列进行检测，当连续检测 4 个码元符合检测码 1011 时，检测器输出为 1， 指示灯亮，其他情况下输出为 0，指示灯灭。 对串行输入的序列 1011011001001011 进行检测，并记录检测结果。 五、实验设备与器材 1．实验组合箱一台 2．主要器材 74LS000（四 2 输入与非门）一片、74LS020（双 4 输入与非门） 一片 、74LS194（4 位双向移位寄存器）一片

实验报告基于Verilog HDL语言的序列检测器的设计，

《Verilog HDL数字系统设计入门》设计1111序列检测器(（hang_gong_da）)

设计序列信号检测器，具体要求：当检出输入码流为10110100或11011010时输出检出信号为1，否则为0，同时输出检出该码流的个数（最大计数值可不超过255，否则给出计数溢出信号为1）

Verilog HDL序列检测器工程文件