更新后的 FPGA 夹层卡规范提供无与伦比的高 I/O 密度、向后兼容性。
作为使用 FPGA 和高速 I/O 的嵌入式计算设计的重要发展，名为 FMC+ 的夹层卡标准将把卡中的千兆位收发器(GT)的总数量从 10 个扩展到 32 个，数据速率从 10Gbps 提升到 28Gbps，同时保持与当前 FMC 标准实现向后兼容。
这些功能与使用 JESD204B 串行接口标准的新器件以及 10G 和 40G 光学器件及高速串行存储器也非常吻合。FMC+ 可满足挑战性的 I/O 要求，为开发人员提供了双重优势：夹层卡的灵活性，以及单芯片设计的高 I/O 密度。
FMC+ 规范是在去
2022-09-12 10:48:08
124KB
1
蓝桥杯 第八届到第十一届 嵌入式设计与开发项目 省赛 决赛 客观试题 答案 汇总
第十一届 蓝桥杯 嵌入式设计与开发项目 决赛
第一部分 客观试题(30 分)
大学组
1) 以下电路反映了哪种逻辑关系( A )。
A. F = A · B B. F = A + B
C. F = A ⊕ B D. 以上均不正确
2) Cortex-M3 的 R15 寄存器代表( C )。
A. 通用寄存器 B. 链接寄存器
C. 程序计数寄存器 D. 堆栈指针
3) 施密特触发器常用于对脉冲波形的( B )。
A. 定时 B. 整形
C. 清零 D. 计数
4) 三极管作为开关时,工作区域是( B )。
A. 饱和区、放大区 B. 饱和区、截止区
C. 放大区、截止区 D. 放大区、击穿区
5) 下列哪些通信方式中可以不用独立的时钟信号线(AC)。
A. UART B. SPI
C. 1-Wire D. I2C
6) 下列关于运算放大器的说法中,错误的是( BD)。
A. 差模增益很高。
B. 输入阻抗很低。
C. 失调较小。
D. 输出阻抗很高。
2022-05-12 11:23:05
1.21MB
1
最全 第六届到第十二届 蓝桥杯 嵌入式 省赛 决赛 历届真题汇总 嵌入式设计与开发项目 客观题答案+程序设计题
21_第十二届省赛蓝桥杯嵌入式程序设计题.pdf
20_第十二届省赛蓝桥杯嵌入式客观试题_答案.pdf
20_第十二届省赛蓝桥杯嵌入式客观试题.pdf
19_第十一届决赛嵌入式设计与开发大学组（第二部分）.pdf
18_第十一届决赛嵌入式设计与开发大学组（第一部分）_答案.pdf
18_第十一届决赛嵌入式设计与开发大学组（第一部分）.pdf
17_第十一届第二场省赛嵌入式设计与开发大学组（第二部分）.pdf
16_第十一届第二场省赛嵌入式设计与开发大学组（第一部分）_答案.pdf
16_第十一届第二场省赛嵌入式设计与开发大学组（第一部分）.pdf
15_第十届决赛嵌入式设计与开发大学组（第二部分）.pdf
14_第十届决赛嵌入式设计与开发大学组（第一部分）_答案.pdf
14_第十届决赛嵌入式设计与开发大学组（第一部分）.pdf
13_第十届省赛嵌入式设计与开发大学组（第二部分）.pdf
12_第十届省赛嵌入式设计与开发大学组（第一部分）_答案.pdf
2022-05-09 15:38:31
5.66MB
1