一、设计说明 1.处理器应实现MIPS-Lite2指令集。 a)MIPS-Lite2={MIPS-Lite1,lb,sb}。 b)MIPS-Lite1={addu,subu,ori,lw,sw,beq,j,lui,addi,addiu,slt,jal,jr }。 c)addi应支持溢出,溢出标志写入寄存器$30中第0位。 2.处理器为多周期设计。 二、设计要求 3.多周期处理器由 datapath(数据通路)和 controller(控制器)组成。 a)数据通路应至少包括如下module:PC(程序计数器)、NPC(NextPC 计算单元)、GPR (通用寄存器组,也称为寄存器文件、寄存器堆)、ALU(算术逻辑单元)、EXT(扩展单元)、IM(指令存储器)、 DM(数据存储器)等。 b)IM:容量为1KB(8bit×1024)。 c)DM:容量为1KB(8bit×1024) ,采用小端序方式存取数据。 4.Figure1为供你参考的数据通路架构图。 a)我们不确保Figure1是完全正确的;我们也不确保Figure1能够满足MIPS-Lite2。 b)鼓励你从数据通路的功能合理划分的角
Project2 VerilogHDL完成MIPS微系统开发(支持设备与中断) 一、设计说明 1.MIPS 微系统应包括:MIPS处理器、系统桥和 1 个定时器,32位输入设备、32 位输出设备。 2.MIPS处理器应实现MIPS-Lite3指令集。 a)MIPS-Lite3={MIPS-Lite2,ERET、MFC0、MTC0 }。 b)MIPS-Lite2={addu,subu,ori,lw,sw,beq,lui,addi,addiu,slt, j,jal,jr,lb,sb }。 c)addi应支持溢出,溢出标志写入寄存器$30中第0位。 3.MIPS处理器为多周期设计。 4.MIPS 微系统支持定时器硬件中断。 二、系统桥与设备 5.为了支持设备,MIPS 微系统需要配置系统桥。 a)需要支持 3 个设备,即定时器、32位输入设备、32 位输出设备。 b)定时器的设计规范请参看《定时器设计规范.docx》。 三、中断机制 6. 为了支持异常和中断,处理器必须实现 0 号协处理器(CP0)。为此,必须实现的CP0寄存器包括:SR、CAUSE、EPC、PrID。关于这几个寄存器,请大
2022-07-10 19:00:58 299KB verilog 多周期处理器 MIPS微系统开发
设计说明 1、处理器应实现MIPS-Lite2指令集。 a)MIPS-Lite2={MIPS-Lite1,lb,sb}。 b)MIPS-Lite1={addu,subu,ori,lw,sw,beq,j,lui,addi,addiu,slt, jal,jr }。 c) addi应支持溢出,溢出标志写入寄存器$30中第0位。2处理器为多周期设计。 2、处理器为多周期设计
2022-07-03 21:03:33 187KB 计算机组成原理 verilog P3
verilog-MIPS多周期处理器CPU. 经过测试. 在Q开头的软件平台下开发. (我忘记叫啥名字了)
2021-12-06 11:03:40 149KB MIPS cpu verilog
1
北航计算机组成原理实验。Project6 VerilogHDL开发多周期处理器
1
内含两个特别好的mips多周期处理器的设计 内含两个特别好的mips多周期处理器的设计 内含两个特别好的mips多周期处理器的设计 内含两个特别好的mips多周期处理器的设计 内含两个特别好的mips多周期处理器的设计 内含两个特别好的mips多周期处理器的设计 内含两个特别好的mips多周期处理器的设计 内含两个特别好的mips多周期处理器的设计
2021-12-04 18:05:55 5.23MB mips 多周期 代码 学长馈赠
1
Project6 VerilogHDL开发多周期处理器开发 1. 处理器应 MIPS-Lite3 指令集。 a) MIPS-Lite4={MIPS-Lite3,lb,lbu,lh,lhu,sb,sh,slti }。 b) MIPS-Lite3={MIPS-Lite2,addi,addiu, slt,j,jal,jr}。 c) MIPS-Lite2 指令集:addu,subu,ori,lw,sw,beq,lui。 d) 所有运算类指令均可以不支持溢出。 2. 处理器为单周期设计。
2021-11-26 17:03:57 1.57MB 北航 计算机组成 Project6 多周期处理器
1
处理器应支持MIPS-lite2指令集。 ` MIPS-C3={LB、LBU、LH、LHU、LW、SB、SH、SW、ADD、ADDU、 SUB、 SUBU、 MULT、 MULTU、 DIV、 DIVU、 SLL、 SRL、 SRA、 SLLV、 SRLV、SRAV、AND、OR、XOR、NOR、ADDI、ADDIU、ANDI、 ORI、 XORI、LUI、SLT、SLTI、SLTIU、SLTU、BEQ、BNE、BLEZ、BGTZ、 BLTZ、BGEZ、J、JAL、 JALR、JR、MFHI、MFLO、MTHI、MTLO}
2021-11-20 11:07:35 13KB 北航计组 MIPS 流水线 多周期处理器
1
【计组实验】P4 Verilog多周期处理器微系统 MIPS指令集-附件资源
2021-07-07 12:07:01 23B
1
【计组实验】P4 Verilog多周期处理器微系统 MIPS指令集-附件资源
2021-07-06 16:57:11 106B
1