关于Verilog代码中命名的六大黄金规则，包括：系统级信号的命名、低电平有效的信号、经过锁存器锁存后的信号、模块的命名、模块之间的接口信号的命名、模块内部信号
2022-12-12 15:31:21
15KB
1