只为小站
首页
域名查询
文件下载
登录
Verilog实现
低电平噪声
滤波
本模块实现
低电平噪声
滤波功能,即将低电平持续时间低于阈值的脉冲滤除。 输出脉冲与输入脉冲间有1个阈值长短的时间延迟。 程序中时钟为1MHz,阈值FilterThreshold为100us,可根据实际情况进行设置。 敬请注意,由于时延影响,若FilterThreshold为100,则低于101的都被滤除,大于等于102的才能通过。
2022-03-15 14:36:23
2KB
Verilog
滤波
低电平噪声
脉宽鉴别
1
个人信息
点我去登录
购买积分
下载历史
恢复订单
热门下载
JPEG的Matlab实现
EEupdate_5.35.12.0 win10下修改intel网卡mac
基于yolov4-keras的抽烟检测(源码+数据集)
Spring相关的外文文献和翻译(毕设论文必备)
CPLEX12.8学术版安装包:cplex_studio128.win-x86-64.exe
风电场风速及功率数据.zip
PowerBI视觉对象共计271组,更新日期2021.01.20日.zip
人体姿态检测
基于ray filter的雷达点云地面过滤ROS节点
2019西门子杯六部十层电梯群控参考程序.zip
基于MQ2烟雾传感器的STM32F103程序
现代操作系统原理与实现.pdf
倒立摆的模糊控制(基于simulink仿真,适合初学者).rar
房价预测的BP神经网络实现_python代码
EEMD算法应用于信号去噪.rar
最新下载
企业级web-我的购物网-个人期末课程设计-包含文档
基于Java+Web的智慧农业信息采集系统的设计与实现(毕设&课设论文参考).pdf
人体多功能控制器(2.7.1).rar
2021最新【超优质】伪原创词库,火车头,cms 采集器直接用34235个.txt
图像处理+国科大图像处理课程考试题19、22年
华中科技大学计算机组成原理实验二运算器实验Logisim源文件8位可控加减法器设计32位算术逻辑运算单元ALU设计
logisim画CPU:8位可控加减法电路设计
VB SQLSERVER人口户籍信息管理系统.rar
广东工业大学 (有代码和截图)基于LiberoSoc的数字逻辑设计仿真及验证实验 基于实验箱的数字逻辑实验 74HC系列代码
零基础学python(明日科技)PPT源代码习题及答案视频.rar
其他资源
用android蓝牙与RTK通讯源码
MFC BUTTON按钮控件,设置按钮透明,按钮背景色,文本,按钮显示状态等等
计算机网络课程设计 公司局域网的组建
asp.net文献综述
C#在线考试系统
气候分区(中国几大气候分区,很好用的)
python cookbook 3th 英文版
UNIX系统编程 中文版 pdf
计算机图形学基础教程(VisualC++)(第二版)孔令德 配套教程源码
编译原理LALR(1)文法分析器
基于python+django学生信息管理系统设计与实现(含程序源码和毕业设计)
亨根-源码
dotfiles:我的备份配置dotfiles-源码
Redis Desktop Managerv.0.8.8.384
JMS 文档实例讲解
说话人识别系统的研究毕业论文
得力数据恢复软件免费版 v6.2.3.zip
8年软件测试工程师感悟
matlab神经网络30个案例书籍和源码
Java软件体系结构设计模式标准指南
C#实现以标签选项卡的形式来显示MDI窗体
matlab实用中文手册(带书签)
载波相位测量
2017 KDD 论文集