搜索【位同步提取】的结果

基于FPGA的锁相环位同步提取电路设计

同步是通信系统中一个重要的问题。在数字通信中，除了获取相干载波的载波同步外，位同步的提取是更为重要的一个环节。因为只有确定了每一个码元的起始时刻，才能对数字信息作出正确的判决。利用全数字锁相环可直接从接收到的单极性不归零码中提取位同步信号。

2022-12-30 18:29:11 101KB FPGA

1

数字锁相位位同步提取

数字锁相位同步提取的 VHDL 实现，詹鹏郭勇赖武刚蔡顺燕

2022-01-10 23:01:32 142KB 数字锁相位

1

窄带滤波_单片锁相环的位同步提取电路

详细介绍了位同步信号提取电路的设计，很有价值哦！期待您的青睐！

2022-01-01 21:06:38 151KB 窄带滤波 单片锁相环 位同步 提取电路

1

一种基于FPGA的锁相环位同步提取电路设计

在数字通信中，除了获取相干载波的载波同步外，位同步的提取是更为重要的一个环节。一般的位同步电路大多采用标准逻辑器件按传统数字系统设计方法构成，具有功耗大，可靠性低的缺点。用FPGA设计电路具有很高的灵活性和可靠性，可以提高集成度和设计速度，增强系统的整体性能。

2021-06-17 17:26:30 103KB FPGA

1

位同步提取程序（vhdl）

使用VHDL编写的基于CPLD的位同步提取程序（类似CDR)

2021-05-18 08:08:14 2KB CPLD/FPGA VHDL CDR DPLL

1

基于MATLAB的基带传输位同步信号提取

位同步信号提取的流程为:过零检测；微分；整流；带通滤波；整形，过零检测基于以上步骤利用MATLAB的M文件函数编程

2019-12-21 20:03:27 3KB 位同步提取

1