一种基于FPGA的锁相环位同步提取电路设计
在数字通信中，除了获取相干载波的载波同步外，位同步的提取是更为重要的一个环节。一般的位同步电路大多采用标准逻辑器件按传统数字系统设计方法构成，具有功耗大，可靠性低的缺点。用FPGA设计电路具有很高的灵活性和可靠性，可以提高集成度和设计速度，增强系统的整体性能。
文件下载
评论信息
其他资源
- 基于DSP28035的光伏并网逆变器软件锁相
- 人物跑步flash动画
- SYSTUNE 1.37软件声场测试软件
- 数学分析教程(上册)-常庚哲-史济怀-习题解答
- 利弗莫尔策略完整算法
- 学生信息管理系统 项目数据库设计说明书 .doc
- 惠普暗影精灵+通用黑苹果引导文件
- 天空盒贴图素材
- Discrete-Time Signal Processing 3ed Oppenheim 离散时间信号处理 奥本海默 第三版（文字版）
- ks103多个超声波驱动
- 梅拉多帕戈-源码
- C++make编译链——MinGW
- counter.rar
- 961真题.zip
- 兴业银行零售信贷操作手册
- 江苏科技大学计算机通信期末试题
- 中国流域分割矢量图层
- APDFPR Ent v5.04 绿色汉化企业版
- 数据结构十字链表C++
- matlab文件关联方法
- php与java互通rsa加密解密
- PCB线宽、电流计算工具
- win sockket全局代理驱动(c++ spi)
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明