一种基于FPGA的锁相环位同步提取电路设计
在数字通信中，除了获取相干载波的载波同步外，位同步的提取是更为重要的一个环节。一般的位同步电路大多采用标准逻辑器件按传统数字系统设计方法构成，具有功耗大，可靠性低的缺点。用FPGA设计电路具有很高的灵活性和可靠性，可以提高集成度和设计速度，增强系统的整体性能。
文件下载
评论信息
其他资源
- Bladed设置生成软件
- 系统辨识作业——三个仿真实例
- c# 开发与mysql数据库实现的增删改查（附源码，可调试）
- 51单片机设计的篮球计分器
- 基于MFC最小二乘法实现多段直线拟合
- 矩阵分析学习指导 史荣昌
- 51单片机频率计-六位数码管显示-汇编
- word2vec-中的数学原理详解.pdf
- LTE物理层协议仿真matlab源码
- usb2.0-serial驱动下载
- 时间序列分析的应用
- Canopen控制伺服驱动中文资料（使用者手册）
- PBR_Guide_PBR详解_中文版.pdf
- 陕西省地下管线数据格式标准.pdf
- 汽车DCDC芯片EMC设计.pdf
- c# 画流程图
- 基于opencv的人脸识别程序-代码详解
- 基于eclipse开发的简单的音乐播放器
- 基于Tensorflow的人脸识别源码
- flash8基础教程（清晰版）
- httpunit2.21jar及关联jar包
- 基于多项滤波的内插器
- Java拼图游戏课程设计
- OpenBlog---tomcat 的个人博客网站
- TMP100兼容TMP175常规用法程序
- 剑指offer.pdf
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明