一种基于FPGA的锁相环位同步提取电路设计
在数字通信中，除了获取相干载波的载波同步外，位同步的提取是更为重要的一个环节。一般的位同步电路大多采用标准逻辑器件按传统数字系统设计方法构成，具有功耗大，可靠性低的缺点。用FPGA设计电路具有很高的灵活性和可靠性，可以提高集成度和设计速度，增强系统的整体性能。
文件下载
评论信息
其他资源
- JLink-v9可自动升级固件
- 基于labview的模拟信号采集处理
- AD7746采集程序
- opencv采集图片qml做显示
- 用TCP/IP进行网际互联 第三卷：客户-服务器编程与应用（Linux/POSIX套接字版）--详细书签版
- FluentFTP已编译
- boost1660_arm64-v8a_clang.rar
- 高仿淘宝收货地址
- spring netty 整合 源代码
- RPA UiPath level3第一个练习，项目
- 数字图像处理第二版（冈萨雷斯）中文版以及习题和答案.zip
- TranSE算法实现及测试
- 命名管道用于进程间双向通信
- MIT气动计算软件AVL，带源码、使用说明、示例
- 程序流程图生成器（很容易生成）
- tomcat8、8.5、9与redis实现session共享
- 远程协助自建服务器版.zip
- 01-JavaScript基础.md
- baidu_map9.tif
- anysy瞬态分析实例
- oozie -4.3.0 .tar for linux.64
- 数据仓库、商业智能相关面试题(带答案)
- Android高仿订票系统
- 基于MATLAB标定工具箱的鱼眼相机标定过程
- 土壤湿度传感器的文档资料和示例程序
- 经典算法大全【51例PDF清晰版】
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明