移位相加法乘法器设计原理是从被乘数的最低位开始判断，若为1，则乘数左移i（i=0,1...(WIDTH-1)）位后，与上一次和相加；若为0，则乘数左移i位后，以0相加，直至被乘数的最高位。
2022-06-11 10:43:47
2KB
1
用移位相加的方法设计一个8位二进制串行乘法器。基于EP4CE1022C8芯片，于Quartus Ⅱ 13.1中实现。包含仿真文件，上板子验证成功。此为西电EDA课设大作业，实验报告见博客，仅供参考。
2021-10-14 19:34:24
12.04MB
1
基于FPGA Verilog串行乘法器DSP设计，代码通过仿真和下板调试，串行的DSP消耗的时间相对较长，但是占用资源较少
2021-07-12 09:14:54
1KB
1
用移位相加的方法设计一个8位二进制串行乘法器。基于EP4CE1022C8芯片，于Quartus Ⅱ 13.1中实现。包含仿真文件，上板子验证成功。此为西电EDA课设大作业，实验报告见博客，仅供参考。
2021-07-08 14:41:38
12.72MB
1
实验内容：
题目： 4位并行乘法器的电路设计与仿真
功能要求：
1. 实现4位串行乘法器的电路设计;
2. 带异步清零端；
3. 输出为8位；
4. 单个门延迟设为5 ns。
5. 设要有完整的组合逻辑电路设计步骤；
6. 每一步骤完成要正确合理；
7. 设计电路时分模块测试。
及实验结果都有在内
2021-06-26 19:26:32
226KB
1
乘法器的设计思想，其实就是把乘法还原成加法来实现。注意一点，就是进入乘法器的数据和结果数据，要在正确的时间提取。乘法不能过快，要慢于计算周期。简单除法的思想，就是将除法，还原为减法的过程。
2020-01-03 11:29:35
304KB
1