只为小站
首页
域名查询
文件下载
登录
首页
开发技术
硬件开发
24小时制数字时钟设计.rar
24小时制数字时钟设计.rar
上传者:
x_s_yu
|
上传时间: 2021-12-08 23:41:40
|
文件大小: 704KB
|
文件类型: -
Verilog
HDL
EDA
压缩包内包含三个文件,皆是经过quartus软件仿真验证无误的。其中clock_60为可启动/暂停、复位、进位的60进制计数器,clock_24为为可启动/暂停、复位、进位的24进制计数器,clock_day将前两个源码封装后的模块进行连接,即可得到24小时制的时、分、秒时钟,该时钟具有进位、复位、启动/暂停的功能。
文件下载
立即下载
评论信息
其他资源
QT的TCP一个服务端连接多个客户端
cocos creator案例1-简易消消乐小游戏开发.pdf
UML项目-网上商城
Java虚拟机在ARM_Linux平台的移植全过程
ARMV7 NEON汇编指令详解中文版(NEON VFP MMX)
美赛资料大全
计算机网络实验指导书——基于packet tracer6.0
C#winform实现Excel导入数据库
sql-map-2.dtd和sql-map-config-2.dtd
需求规格说明书
《信号处理》期刊最新稿件排版格式(2016年5月)
大型网站性能监测、分析与优化
Qt实现的简易局域网聊天室的Demo
rhel7.6下载
[muchong.com]EC-Lab_10.44_setup.exe
关于QT的数字时钟(含闹钟)
VMware vmdk镜像文件
阿甘正传(英文非扫描版)-Forrest Gump-Winston Groom.pdf
微信定时发送消息源码
pledit编辑器
Bootstrap学习
deconvblind
基于C++ MFC的学生宿舍管理系统
使用SerialPort类编写的串口调试助手(源代码)
log4net封装类库
表单设计器源码
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
Actionscript
C
C#
C++
Delphi
Java
Javascript
Perl
PHP
Python
VB
Web开发
硬件开发
其它
热门下载
安卓开发期末大作业----单词本(源码,任务书,大报告,apk文件)(基于andord studio)
【SystemVerilog】路科验证V2学习笔记(全600页).pdf
数字信号处理——保研复习资料.pdf
MVDR,Capon波束形成DO估计.zip
简易示波器-精英板.zip
粒子群算法优化3-5-3多项式工业机器人时间最优轨迹规划算法matlab代码
故障诊断数据集及实现代码
新型冠状病毒疫情_2020年东三省数学建模A题_论文展示
粒子群多无人机协同多任务分配.zip
OLED显示温度和时间-STM32F103C8T6(完整程序工程+原理图+相关资料).zip
copula程序及算法.zip
transformer_pytorch_inCV.rar
拾荒者扫描器.zip
采用K-means聚类,实现多维矩阵的聚类,并进行可视化展示(matlab)
YOLOv5 人脸口罩图片数据集
最新下载
华为HN8145XR升级文件 HN8145XR-V5R021C00S260
【FPGA】【Verilog】【AX301】四则小计算器设计
MLDN李兴华JavaWeb开发实战经典(高级案例篇)全部源码
健身跑步小程序源码
VHDL6位数字密码锁
计算机图形学大作业简易绘图板mfc
配网绝缘子缺陷检测数据集(1w多张,含txt标签)
FPGA 6位密码锁代码
北京交通大学随机过程历年试题
OCJP(1z0-808)试题答案详解.pdf