上传者: 45151415
|
上传时间: 2022-04-21 12:19:01
|
文件大小: 1.74MB
|
文件类型: PDF
【2021计算机体系结构实验二 五级流水线 CPU 设计报告】
1. 在单周期CPU代码的基础上添加流水线,补充以下代码以构建具有五级流水线结构的CPU:IF_ID级流水线寄存器(instruction_register) ID_EXE级流水线寄存器(id_exe_register) EXE_MEM级流水线寄存器(exe_mem_register) MEM_WB级流水线寄存器(mem_wb_register)
2. 按规定方式对寄存器与数据存储器进行初始化
3. 对所实现的流水线CPU进行仿真,验证并分析自定义指令序列的运行结果(写指令存储器)
4. 自编代码进行测试