基于FPGA的高速RS译码器设计
提出了一种基于RiBM算法的RS（255，223）高速译码器设计方案，并采用FPGA和Verilog HDL实现了该译码器。译码器采用三级流水线结构实现，其中关键方程求解模块采用RiBM算法，具有译码速度快、占用硬件资源少等优点。仿真结果验证了该译码器设计方案的有效性和可行性。
文件下载
评论信息
其他资源
- 灰度图像的二维Otsu自动阈值分割法 matlab源程序
- echarts.js完整资源包
- 南京市96点网供及地区负荷数据.xls
- 嵌入式课设 贪吃蛇 哈尔滨工程大学
- OpenGL使用画家算法实现隐藏面的消除的旋转正方体
- 基于C#与Mwic_32.dll编写的IC刷卡读写考勤门禁打卡系统的设计与实现
- 物理学中的数学方法(李政道).pdf
- labview随机波形VI
- 《DAG区块链技术-原理与实践》_曹源
- abaqus子程序教程
- 博弈树（树的c实现）
- QT实现音频实时传输
- c++编写病毒方法+100个病毒源码实例
- PandaDirectXMaxExporter_x86 for max2011.2012
- 060-新员工入职培训模板.pptx
- Xilinx TCPIP协议实现.7z
- 1. 串口助手.rar
- navicat.zip
- cmake-3.16.0-rc1-win64-x64.zip
- 管家婆graspcrm7.0正式版
- java零基础入门-最新版2019（600元的课）
- iNodecClient智能客户端64位
- 3DMax各版本导入3DR插件
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明