基于FPGA的高速RS译码器设计
提出了一种基于RiBM算法的RS（255，223）高速译码器设计方案，并采用FPGA和Verilog HDL实现了该译码器。译码器采用三级流水线结构实现，其中关键方程求解模块采用RiBM算法，具有译码速度快、占用硬件资源少等优点。仿真结果验证了该译码器设计方案的有效性和可行性。
文件下载
评论信息
其他资源
- 通信与电子信息科技英语ppt
- [知识图谱实战篇] 六.HTML+D3实现点击节点显示相关属性及属性值（源码）
- spy++、spyxx工具安装包
- python2048游戏源代码
- meanShift视频目标跟踪 C++实现源代码
- 培训班管理系统假期培训班软件破解版
- PL/0语言编译器源代码及测试代码
- sd 4.0 协议手册中文版
- Introduction to Algorithms (3rd Edition).pdf
- ArcGIS中可达性的实现
- DirectRabbitConfig.java
- 水果产业的发展出路.docx
- TrueCrypt 6.3a.zip
- 贪吃蛇游戏V1.0源码_贪吃蛇游戏源代码
- apktool反编译工具.zip
- 《随机算法》经典教材
- STM32L476资料
- 路径文件夹更改器
- 复变函数与积分变换第二版课后答案
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明