基于FPGA的高速RS译码器设计
提出了一种基于RiBM算法的RS（255，223）高速译码器设计方案，并采用FPGA和Verilog HDL实现了该译码器。译码器采用三级流水线结构实现，其中关键方程求解模块采用RiBM算法，具有译码速度快、占用硬件资源少等优点。仿真结果验证了该译码器设计方案的有效性和可行性。
文件下载
评论信息
其他资源
- 基于C#的GIS开发Demo
- VTK-7.1.1-cp36-cp36m-win_amd64.whl
- usbtinyisp驱动（已含数字签名）
- 数字通信第五版习题参考答案
- Tsai两步法摄像机标定的Matlab实现
- 基于串口的温度曲线显示上位机
- MFC 利用对话框画函数曲线
- C# 两个窗体之间实时传递数据的实例
- Zedboard官网开发板brd文件
- ARM Cortex-M0权威指南(中文) 高清扫描版
- 个人简历录入程序，JAVA代码
- java 微信公众号支付完整版 demo（自己刚做完，拿过来就能用的）
- LMD分解信号-相关系数筛选分量-提取信息熵特征
- 基于web数据库图书管理信息系统设计与实现(源程序)
- 根据直方图 度量图像相似 matlab
- geoserver.zip
- ScreenCapture.rar
- 【ssm项目源码】信息管理系统.zip
- 基于Spark的实时攻击检测报告
- 支持xe2 opc控件
- kaggle中的地震数据集
- 三期视频网上买的，带课件，安装包，视频比较全，包含Linux基础、Hadoop、storm、hive、kafka、flume、Hbase、scala、spark
- 基于JSP和JDBC的图书管理系统
- C++迷宫问题 寻找最短路径
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明