基于FPGA的高速RS译码器设计
提出了一种基于RiBM算法的RS（255，223）高速译码器设计方案，并采用FPGA和Verilog HDL实现了该译码器。译码器采用三级流水线结构实现，其中关键方程求解模块采用RiBM算法，具有译码速度快、占用硬件资源少等优点。仿真结果验证了该译码器设计方案的有效性和可行性。
文件下载
评论信息
其他资源
- realtek omnipeek driver
- 基于STM32的候机楼环境检测仪的设计.zip
- 简明量子力学-吴飙.pdf
- Fortran95程序设计.pdf
- jsp通过POI将数据从数据库导出至EXCEL
- java自动组卷系统
- 自动机与自动线.李绍炎
- Java实现Socket长连接和短连接
- 可在NetBeans上直接运行的Java购物车程序
- honeywell条码扫描枪详细设置资料
- Codecs33-Sunblime Text
- 2018年全国职业技能大赛高职组计算机网络应用赛项竞赛试题及评分标准
- vuejs测试：Тестовоезаданиенаvuejs-源码
- c语言项目源码.rar
- 1010流失：中国移动.ppt
- pre-comm-nim：为Nim提交前的挂钩-源码
- HI3516DV300进行YOLOV3实时目标检测
- 红外软件OMNIC.zip
- 数据结构链表交换节点.c
- Python-2.7.x-win64-开发扩展包
- 课程设计电子密码锁报告
- LabviewPID工具包
- 校友录系统
- 超市网上销售系统的设计与实现的英文材料与中文翻译
- 数据库表结构
- JAVA Swing 全教程
- IE成本预算 工时定额管理系统
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明