基于FPGA的高速RS译码器设计
提出了一种基于RiBM算法的RS（255，223）高速译码器设计方案，并采用FPGA和Verilog HDL实现了该译码器。译码器采用三级流水线结构实现，其中关键方程求解模块采用RiBM算法，具有译码速度快、占用硬件资源少等优点。仿真结果验证了该译码器设计方案的有效性和可行性。
文件下载
评论信息
其他资源
- 螺旋桨制图excel表，一键生成
- 国密算法SM4（支持ECB和CBC模式）含Demo程序
- 算术编码C语言程序（编码解码，非自适应）
- 3Dmax场景模型统一法线插件.ms
- 微机原理与接口技术 电子琴课程设计 汇编程序
- 北京市人口密度数据—精确到平方千米
- Python极客项目编程
- 自己整合的EC20调试资料
- 基于i向量的说话人验证的稀疏性分析和补偿
- 2015年全国大学生电子设计竞赛本科组B组风力摆控制系统源程序
- Halcon语法说明
- 用qt写的简易串口助手
- GT-POWER培训
- GD32450i-EVAL
- EmoDio 三星音频产品的配套音乐软件
- NI，labview的CRIO控制手册
- togaf9中文版
- 已废弃资源，demo不必下载，描述中有解决方案
- 2019最新版知识图谱视频教程
- VC仿炫酷的黑客帝国屏保源代码
- C#微信企业号发送消息Sample
- HAL层模块代码
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明