基于FPGA的高速RS译码器设计
提出了一种基于RiBM算法的RS（255，223）高速译码器设计方案，并采用FPGA和Verilog HDL实现了该译码器。译码器采用三级流水线结构实现，其中关键方程求解模块采用RiBM算法，具有译码速度快、占用硬件资源少等优点。仿真结果验证了该译码器设计方案的有效性和可行性。
文件下载
评论信息
其他资源
- telnet 服务组件
- HIT-MW库用户手册v1.0 (中文版)
- 新版-树莓派开发实战-第2版
- Android北京公交查询源代码
- 基于MATLAB的PSS仿真模型的电力系统振荡模式测试研究-untitled2.mdl
- ardupilot飞控软件架构分析_20191212171959.pdf
- OpenCV贾志刚视频教程完整版
- Matlab: rpnp
- 自动获取本机网关并自动ping网管的bat
- 物资管理系统mysql版
- Bootstrap-datetimepicker年月日时分秒均可选择
- MACH3六轴界面
- 静态网页作品-精美DIV网页源代码成品作品9页面
- 华硕一体机PIO-B150M MB0QH0.ROM
- ssm-system.zip
- AndroidKiller_v1.3.1.zip
- 10000个PPT模板
- Eclipse QQ第三方登录 demo
- c#报刊订阅管理系统
- cbir 基于内容的图像检索
- 信息加密——基于BMP位图的信息隐藏算法 源代码
- 网络系统开发实例精粹（ASP.NET版）_源代码
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明