基于FPGA的高速RS译码器设计
提出了一种基于RiBM算法的RS（255，223）高速译码器设计方案，并采用FPGA和Verilog HDL实现了该译码器。译码器采用三级流水线结构实现，其中关键方程求解模块采用RiBM算法，具有译码速度快、占用硬件资源少等优点。仿真结果验证了该译码器设计方案的有效性和可行性。
文件下载
评论信息
其他资源
- 《数学分析中的重要定理》 [杨艳萍，明清河 著] 2015年
- 人工势场法MATLAB程序
- comsol的光学模型
- C#winform电话充值系统
- nRF24L01+收发一体程序51单片机
- C# 仿QQ聊天系统源码
- flappybird的微信小程序源代码
- verilog写的基于状态机的自动售货机 autoseller
- mysql-connector-java-8.0.11
- 通信原理高清完整版
- three.js-master-R126.zip
- 公安系统集成项目标准汇总
- 知识表示相关学习算法
- Quantum network communication: a discrete-time quantum-walk approach
- 西门子1500培训手册，配置网络拓扑，手把手教学（强烈推荐）
- Telegram-InstaPy-Scheduling：用于调度InstaPy的Telegram机器人-源码
- DVD·蓝光DVD·EVD机修理从入门到精通_13016629.pdf
- vb.net OpenFileDialog与saveFileDialog
- 基于ipiq算法的三相四线制谐波电流检测方法
- magento模板设计指南
- 智能小车寻迹(含霍尔测速)程序
- Tiger语言语法手册
- php-5.6.1.tar.gz
- QtCreator快速入门第二版源码
- 华为的绩效管理之道
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明