基于FPGA的高速RS译码器设计
提出了一种基于RiBM算法的RS（255，223）高速译码器设计方案，并采用FPGA和Verilog HDL实现了该译码器。译码器采用三级流水线结构实现，其中关键方程求解模块采用RiBM算法，具有译码速度快、占用硬件资源少等优点。仿真结果验证了该译码器设计方案的有效性和可行性。
文件下载
评论信息
其他资源
- 果蝇优化算法优化支持向量回归程序吴文教授-FOASVR_Training.txt
- Computer.Systems.A.Programmers.Perspective.3rd深入理解计算机第三版英文国际版 true pdf, 非转换
- VB调用C# Dll文件
- modbus TCP VB程序源码
- Thinkpad X220 黑苹果EFI
- python-django学生选课教学系统管理
- 基于verilog的DDS设计
- Verilog编写6位数码管显示计数，每条语句附有解释，新手学习一看就懂
- gb28181开发源码
- 交通信号灯控制器的设计
- ConvertToUTF8
- dirsearch-master.rar
- WinPcap数据包捕获程序
- 打字九宫格键盘.cpp
- 腔外相干叠加产生径向偏振光
- 电子商务毕业论文
- 数据结构课程设计 书店管理系统
- cadence15.7破解到2019的License亲测成功
- 基于改进烟花算法的web服务组合优化
- 毕业设计所需外文翻译（NET and C#原文）
- SandBoxie v5.06沙盘最新版-含注册机-破解版
- CC2500PCB和原理图
- 五子棋(java)
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明