基于FPGA的高速RS译码器设计
提出了一种基于RiBM算法的RS（255，223）高速译码器设计方案，并采用FPGA和Verilog HDL实现了该译码器。译码器采用三级流水线结构实现，其中关键方程求解模块采用RiBM算法，具有译码速度快、占用硬件资源少等优点。仿真结果验证了该译码器设计方案的有效性和可行性。
文件下载
评论信息
其他资源
- STM32F030C8T6库函数模版
- 代码大全2中文版 azw3版本 kindle版本
- 通信原理学习指导与习题解答（pdf版）
- 基于ASP.NET的学生信息管理系统（源代码含数据库+毕业论文+答辩PPT）
- （STM32）DS18B20程序
- Digital.Communication.Receivers.Synchronization
- 北航研究生数值分析计算实习大作业报告含代码
- 无需初始化水平集
- ISO27001标准（最新版）
- STM32F105CAN通信代码
- 【软件测试】报告（精）和作业
- wordpress快速登录插件
- 归并排序与快速排序时间复杂度实验报告
- 2D 3D Infinite Runner Engine v1.7.unitypackage
- 彭大贺驱动开发结课作业(1).doc
- ingress-controller.yaml
- 二值化阈值的选取方法
- VDS虚拟币的国内快速同步网址有需要的自己下载
- SMTP邮件发送程序
- SEM -结构方程模型PPT
- Project server 2007中文版完全安装
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明