使用并行前缀加法和二进制到多余的1转换的混合进位选择加法器的有效实现-研究论文

上传者: 38675746 | 上传时间: 2021-09-06 21:01:29 | 文件大小: 786KB | 文件类型: PDF
在流行的加法器体系结构中,最快的加法器体系结构之一。 加法器是将二进制数字加在一起的数字逻辑设备。 它们通常用作算术逻辑单元的组件,而算术逻辑单元本身就是中央处理单元的组件。 结果,任何具有微控制器或CPU的电子设备,例如智能恒温器,数字闹钟,数字手表和数字浴室秤等,都使用加法器电路。 在这项工作中,我们提出了一种8位混合进位选择加法器架构。 它采用了使用Kogge石头加法器结构,Brent Kung加法器结构,Han Carlson加法器结构和Ladner Fischer加法器结构的并行前缀加法。 它还使用Binary to Excess 1代码转换器以及并行前缀加法器。 使用Verilog代码完成建议设计的确认,并使用Xilinx ISE 14.7进行仿真,并使用Cadence软件计算功率,面积和延迟结果。 与现有传统加法器体系结构的比较证明了其更好的质量。 实验分析表明,在速度,面积和功率方面,推荐的混合式随身加法器具有三倍的优势。

文件下载

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明