只为小站
首页
域名查询
文件下载
登录
首页
SAMP8小鼠在不同发育阶段海马和额叶中与人类同源衰老相关基因的表达及变化
SAMP8小鼠在不同发育阶段海马和额叶中与人类同源衰老相关基因的表达及变化
上传者:
38660327
|
上传时间: 2024-01-14 13:08:00
|
文件大小: 718KB
|
文件类型: PDF
首发论文
SAMP8小鼠在不同发育阶段海马和额叶中与人类同源衰老相关基因的表达及变化,郝春光,王昭君,为探讨13个与人类同源的衰老相关基因在不同月龄快速老化小鼠海马和额叶中的表达及变化,以筛选出与脑老化最相关的基因,采用SAMP8�
文件下载
立即下载
评论信息
其他资源
AES快速实现,加密速度大约1.4G/s,为了增加速度非一般流程,移植性存在问题
S7-200Smart 经典案例(入门篇).rar
java 课程设计 虐待鼠标 源代码 很人性化的窗口设计
win10 破解远程桌面用户连接数限制RDPWrap-10.0.18362.657.zip
解密软件
图灵电子与电气工程丛书¥电子电气工程师必知必会
基于FPGA用Verilog HDL语言实现的多功能数字钟
遗传算法最短路径c#实现
switching and finite automata theory习题答案
单片机大作业.zip
MFC绘制阿基米德螺旋线.rar
MELSEC_Q L编程手册结构体编程基础篇.pdf
java移动文件夹下所有文件
INVERTER.xlsx
AgArbitrageInterestSystem20150314
经济开发区扬尘污染精准监控建设项目解决方案
百度文库下载器(免券下载源文件格式)
一个经典的MATLABgui界面的例子
linux制作启动u盘工具
Liang-Barsky直线段剪裁算法
asp.net 后台管理系统
qt-creator-linux-x86-opensource-2.5.0.part2
中国电信综合业务管理平台测试规范.pdf
数据库课程设计
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
热门下载
极域电子教室管理系统软件V2.0 2022稳定版 支持Win11
基于MATLAB的Filter使用,低通、带通和高通滤波器的仿真
基于STM32的FFT频谱分析+波形识别
20200318附加-2019年电赛综合测评方案详细计算过程(pdf版本,有朋友反映word版本乱码,特意转为pdf)
华为OD机试真题.pdf
2020年数学建模B题穿越沙漠全部代码全国赛二等奖.zip
基于LSTM模型的股票预测模型_python
CPLEX12.8学术版安装包:cplex_studio128.win-x86-64.exe
随机森林用于分类matlab代码
opcua服务器模拟器+opcua客户端工具.rar
csma/ca和csma/cd的matlab仿真源代码带有详细的注释
transformer_pytorch_inCV.rar
Autojs 例子 源码 1600多个教程源码
基于yolov4-keras的抽烟检测(源码+数据集)
基于YOLOV5的车牌定位和识别源码.zip
最新下载
[英文游戏编程图书全集]The.Animator.Survival.Kit
CICflowmeter安装文件以及详细说明教程(至2020.9.20可成功运行)
基于matlab点云工具箱对点云进行处理二:对点云进行欧式聚类,获得聚类后点云簇的外接矩形.rar
MS1824 Datasheet-EN(1)-已解锁.pdf
ad9253器件基于FPGA编写的Verilog驱动程序 该程序参考Xilinx官方手册xapp524来编写实现 已通过代码仿真验证,可直接移植到项目中
windows内核安全与驱动开发(pdf+源码).zip
行人检测与跟踪
红米2 刷机 LineageOS 17.1(安卓10)
Windows 95 For VMware Workstation 全套驱动及补丁
基于 FPGA 的 I2C 总线模拟,采用 Verilog HDL 语言编写