基于FPGA的数字秒表设计与实现
在Quartus II软件平台的基础上，基于VHDL语言及图形输入，采用FPGA设计了一款数字秒表，同时，给出了数字秒表系统设计方案及各个功能模块的设计原理。通过对系统进行编译、仿真，并下载到Cyclone系列EP2C5Q208C8器件中进行测试，结果表明，本设计能实现计时显示、启停、复位及计时溢出报警功能。
文件下载
评论信息
其他资源
- 通话记录模拟生成程序
- DevExpress控件中文教程
- Python zxing 库（条形码二维码识别）
- 基于CCS的卷积算法
- 网上书店设计说明书_(含结构图、流程图和E-R图)
- 个人软件外包合同模版
- SystemVerilog-Assertions-and-Functional-Coverage
- 系统规划与管理师教程读书笔记
- 数字图像处理matlab源代码
- 白鹭egret图集分割工具
- 64位win7解决plsql不能连接oracle找不到oci.dll问题
- 语音识别的MATLAB代码
- TIM PWM.zip
- 飞控系统全套程序
- Memcached v1.5.3 For Windows (附带Memcached和libevent源码)
- wKgADlzIAR6AOIY-AAnHtPtud1w385.pdf
- 像素鸟源码
- Autodesk2019全系列注册机X-FORCE免费绿色特别版(附序列号使用方法)3264位
- c++windows用户管理
- GSL库 V2.4 for Windows
- 点、线、圆、矩形、抛物线的对象定义
- protege4.0中文版教程
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明