基于FPGA的数字秒表设计与实现
在Quartus II软件平台的基础上，基于VHDL语言及图形输入，采用FPGA设计了一款数字秒表，同时，给出了数字秒表系统设计方案及各个功能模块的设计原理。通过对系统进行编译、仿真，并下载到Cyclone系列EP2C5Q208C8器件中进行测试，结果表明，本设计能实现计时显示、启停、复位及计时溢出报警功能。
文件下载
评论信息
其他资源
- EzCad二次开发源代码（三）
- halcon10 32位和64位完美破解版
- org.mozilla.universalchardet.jar
- UBLOX-6M GPS资料包V4.6.zip
- 子空间辨识方法的基本介绍
- 熊猫麻将源码+教程
- 京东商品详情页
- 赣州市大数据产业发展规划（2019-2023年）.docx
- 约束因素分析用于无约束人脸姿势分类
- 电商广告投放明细_衣街尚品.xls
- Grove_LED_Bar-1.0.0.zip
- JMS567_设置休眠的方法(9528RU3)2139去休眠.zip
- 屏幕录像机(oCam)500.0单文件特别版.exe.zip
- 篮球竞赛30秒计时器
- FOR循环语句的翻译程序设计
- 卡尔曼滤波理论与实践（英文原版+代码）
- 个人知识管理工具-为知笔记-罗昭锋
- Relevant Search(Manning,2016)
- cordova集成RS232串口通讯
- ansys 剪力墙命令流
- 吾爱破解专用版Ollydbg.zip
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明