基于FPGA的数字秒表设计与实现
在Quartus II软件平台的基础上，基于VHDL语言及图形输入，采用FPGA设计了一款数字秒表，同时，给出了数字秒表系统设计方案及各个功能模块的设计原理。通过对系统进行编译、仿真，并下载到Cyclone系列EP2C5Q208C8器件中进行测试，结果表明，本设计能实现计时显示、启停、复位及计时溢出报警功能。
文件下载
评论信息
其他资源
- 005_STM32程序移植之_RC522读卡模块
- 数据结构与算法（C语言描述）原书第二版习题答案
- 使用Socket结合SMTP/POP3邮件协议发送和接收邮件
- SolidWorks_全套入门教程
- 推箱子游戏C++程序代码
- xcap最新完整版
- CANoe10.0基础操作手册.docx
- unity3d调用中央气象局城市天气数据，api调用
- DeviceNet与林肯焊接电源通讯spe
- 单处理器进程调度模拟（java实现）
- qml-webchannel-websockets：WebChannel和WebSockets的QML示例-源码
- 嵌入式学习成长记
- yiqiandeMOG_BattleHud.rar
- 10《心不在原處》情竇初開.mp4
- import.zip
- PhotoModeler基于功能的视频02
- 注册界面代码
- mail-1.4.7.jar java发送电子邮件依赖jar
- echarts.js源码
- J2ME模拟器 QQ2007
- 个人设置里面更改头像图片
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明