基于FPGA的数字秒表设计与实现
在Quartus II软件平台的基础上，基于VHDL语言及图形输入，采用FPGA设计了一款数字秒表，同时，给出了数字秒表系统设计方案及各个功能模块的设计原理。通过对系统进行编译、仿真，并下载到Cyclone系列EP2C5Q208C8器件中进行测试，结果表明，本设计能实现计时显示、启停、复位及计时溢出报警功能。
文件下载
评论信息
其他资源
- UWB TDOA无线同步官方实现笔记-中文版
- 2017级吉林大学软件学院C++课程设计个人作品源代码
- uml 试卷很全面好多个试卷及答案
- 宇飞来F9，高通QFIL工具线刷文件
- 自抗扰控制技术：估计补偿不确定因素的控制技术 韩京清编著
- Appinventor的2048安卓小游戏，足够简易
- java+SQlserver煤气公司管理系统
- 语音录音、合成、识别 C#科大讯飞源代码
- PyQt5图像和特效（素材与源码）
- 2.2寸TFT14 IO模块测试程序_STM32
- windows编程实现俄罗斯方块
- JPG、PNG、GIF等图像格式转换为SVG矢量图的C代码
- I2C-英文版&中文版-spec-philips官方.7z
- NetBeans实现信息管理系统
- 精通MATLAB数字图像处理与识别书本代码
- 7z-windowsX32和64位
- 软件开发基本原则
- SaitamaRobot：动漫主题电报群组管理机器人-源码
- Netty精粹之TCP粘包拆包问题
- base1和base2虚基公有继承base.cpp
- USBCAN-2I PC端软件
- 【互联网营销 知识图谱】（高清、超详细）
- 超级精简版的jre
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明