基于FPGA的数字秒表设计与实现
在Quartus II软件平台的基础上，基于VHDL语言及图形输入，采用FPGA设计了一款数字秒表，同时，给出了数字秒表系统设计方案及各个功能模块的设计原理。通过对系统进行编译、仿真，并下载到Cyclone系列EP2C5Q208C8器件中进行测试，结果表明，本设计能实现计时显示、启停、复位及计时溢出报警功能。
文件下载
评论信息
其他资源
- OC Extension UIImage+WaterMark(图片+水印+文字标识).zip
- 第四维数据用颜色表示matlab代码
- LBM程序 液滴滑落
- 2021年软考高级系统分析师历年真题.rar
- 水下视频图像增强，视频去雾，一般视频都有效果
- cef_binary_windows64.zip
- lsm303dlh电子罗盘传感器hal程序
- autoware相关数据包.zip
- wincc与Access数据库数据j交互.rar
- Primocache3.0.2免PE重置第二版，最新支持win10 1809
- ZXR10 M6000(V1.00.30)命令参考
- 阿里巴巴中文站架构设计实践hhh.zip
- Image_Classification：使用python的Mini_project-源码
- MART341-WebDesign：这是我的网站
- 0ctf-2017-pwn-char-libc.so
- 存储器的兼容性设计
- 明解C语言 PDF 原版
- 数据库dao方法
- 开机延时启动程序
- Linux面试宝典大全+答案
- C语言小精灵游戏源代码（包含画图库）
- 3dec使用说明
- seep基础教程
- tomcat5.5解压版
- DS_TLSR8266
- 基于FPGA的祖冲之算法研究与实现
- 操作系统基础课件 屠祁 第三版
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明