基于FPGA的数字秒表设计与实现
在Quartus II软件平台的基础上，基于VHDL语言及图形输入，采用FPGA设计了一款数字秒表，同时，给出了数字秒表系统设计方案及各个功能模块的设计原理。通过对系统进行编译、仿真，并下载到Cyclone系列EP2C5Q208C8器件中进行测试，结果表明，本设计能实现计时显示、启停、复位及计时溢出报警功能。
文件下载
评论信息
其他资源
- STM32F4xx（中文参考手册）
- 国科大并行与分布式计算课程实验
- 数字信号处理西安电子高西全课后习题答案
- PID控制电机以及详细的PID算法公式
- 基于颜色的聚类分割matlab
- 7805芯片24v转5v降压电路 含光耦隔离
- 五子棋游戏 源码--完整版 VC MFC C++
- 基于stm32+onenet的智能花盆
- Kmeans源代码
- 炫龙T1BIOS 2016年更新补丁
- PID C 语言算法ＤＳＰ２８１２ＰＷＭ控制直流电机
- 全国大学生电子设计竞赛 系统设计（第2版）
- 盾构法隧道施工及验收规范GB 50446-2018.xdf
- django_project_12F-源码
- A41769医学 肠易激综合征与小肠细菌过度生长关系的临床研究.doc
- C#+.NET中调用VB编写的DLL代码事例.doc
- A Singular Value Decomposition Approach For Recommendation Systems
- 实验4答案-触发器.sql
- NTL库（VC） 数论C++函数库
- linux内核中断实例
- TakePicAndGalleryDemo
- elasticsearch聚合后分页
- csapp lab archlab 解答
- Pilot_Contamination_Precoding-master
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明