只为小站
首页
域名查询
文件下载
登录
首页
基于Verilog HDL的SPWM全数字算法的FPGA实现
基于Verilog HDL的SPWM全数字算法的FPGA实现
上传者:
38506835
|
上传时间: 2021-04-27 22:50:49
|
文件大小: 96KB
|
文件类型: PDF
verilog
HDL
SPWM
FPGA
本文结合SPWM算法及FPGA的特点,以Actel FPGA作为控制核心,用Verilog HDL语言实现了可编程死区延时的三相六路SPWM全数字波形,并在Fushion StartKit开发板上实现了各功能模块,通过逻辑分析仪和数字存储示波器上验证了SPWM波形及死区时间,为该技术进一步应用和推广提供了一个平台。
文件下载
立即下载
评论信息
其他资源
2018数学建模B题
TGATE网络软件使用说明
PCB封装L298n(带散热片)
自绘/重绘MFC右键菜单CMenu
原创网页制作作业18个页面(通用版)
max-13.0.1.232.qdz
基于UDP协议的unity客户端,内涵服务端源码
ATM取款机 UML活动图 时序图 顺序图 用例图 类图
西交大模式识别编程大作业(报告+MATLAB源码)
Algorithm-jsprit.zip
四邻域模糊连接度图像分割MATLAB代码
kafka 部署成windows服务
部编三年级上册语文16 金色的草地 教案.pdf
编程作品:观星者.rar
droidwall.apk
GPU Pro 360:Mobile
仿QQ面板控件(和QQ2009面板类似)
Big Data Analytics for DUMMIES
ADI PLL sim
基于尺度形态学的边缘检测matlab程序
SpringMVC+ibatis+velocity整合例子
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
热门下载
cublas64_11.dll cublasLt64_11.dll cusolver64_11.dll
PowerBI视觉对象共计271组,更新日期2021.01.20日.zip
20200318附加-2019年电赛综合测评方案详细计算过程(pdf版本,有朋友反映word版本乱码,特意转为pdf)
大唐杯资料+题库(移动通信)
凯斯西储大学(CWRU)轴承数据集(含数据包+整理Python程序+使用说明)
python大作业--爬虫(完美应付大作业).zip
simulink仿真实现光伏发电MPPT+能量管理
基于MATLAB的水果图像识别
matlab时频分析工具箱+安装方法+函数说明+最新版tftb.
transformer_pytorch_inCV.rar
android studio课程设计作业PPT+设计文档+可运行源代码+设计思路
通过svm cnn knn对高光谱数据集PaviaU进行分类(matlab)
MTALAB NSGA2算法
机械臂碰撞检测 八组逆解碰撞检测 机械臂避障路径规划
先进PID控制Matlab仿真第4版-PDF+代码.zip
最新下载
ISAR转台成像程序
展锐UWE2652wifi+bt+gps三合一
福州大学软件工程课程复习资料
中小学题库mysql.zip
win7系统64位语言包Chinese Simplified简体中文
34个经典javaweb项目实例
FTP客户端与服务器的MFC实现
建筑物外墙缺陷数据集(开裂,鼓包,脱皮)
Android APK 6
Android APK3