使用一个LPM加法/减法模块的原理图-modern robotics

图5.20 使用一个LPM加法/减法模块的原理图 例如，若加法器的速度不是关键因素，但降低电路的成本非常重要，则CAD系 统就会生成行波加法器来实现lpm_add_sub模块。但若加法运算对速度有较高的 要求，则会生成超前进位加法器。正如我们曾在5.4.1节提到过的那样，某些芯片 （诸如FPGA）其中包含有实现快速加法器的专用电路块。使用与工艺技术无关 的宏函数允许CAD系统利用这些专用子电路块来生成所需要的电路。 图5.21和图5.22所示的波形是将根据原理图综合生成的电路在FPGA中实现后的 仿真结果。图5.21所示的逻辑综合是以尽可能地降低电路的成本为目标的，并不 考虑速度的因素，因此综合出的结果是行波加法器。该波形图展示了对该加法器 进行时序仿真时的情况。16位信号X, Y,和S的值以16进制的形式输出。在仿真刚 开始的阶段X和Y的值都被设为0000，50ns(纳秒)以后Y变为0001，过了大约13ns(纳 秒)以后才得到正确结果。这是因为在这种情况下进位信号需要经过每一级加法 器，输入的下一次变化发生在150纳秒，X 变为 3FFF。要得到正确结果4000， 加法器必须等待进位信号从第一级加法器传输到 后一级，这可以从S在得到稳 定值之前的一系列快速跳变中看出。观察仿真器的参考框，图中粗垂直线所在的