只为小站
首页
域名查询
登录
首页
开发技术
硬件开发
UART串口收发Verilog/VHDL程序
UART串口收发Verilog/VHDL程序
上传者:
u013344371
|
上传时间: 2021-12-13 16:20:34
|
文件大小: 299KB
|
文件类型: -
Verilog
CPLD
FPGA
VHDL
UART串口收发实验程序: CPLD实时监控RS232_RX信号是否有数据,若接收到数据,则把接收到的数据通过RS232_TX发送回给对方。PC机使用一个串口调试助手进行通信。 文件中包括Verilog和VHDL的两种语言的Quartus II程序,请您参考。
文件下载
立即下载
评论信息
其他资源
Java开发人工智能客服机器人
Mifare Classic Tool 2.2.3中文版
CAD通信类走线架绘制小工具
显著性检测数据集SOD&SED2;
stm32+uCOS-II+uCGUI3.98+FatFS完整开源程序
javaweb企业车辆管理系统
Java中感觉鼠标的拖动绘制各种图形
Android 用Shell命令设置静态ip
DCPcrypt_Installer_for_RAD_Studio_Delphi_CBuilder_10.3_Rio.rar
download.eeworld.com.cn_手机基带电路原理.pdf
TCPUDPDbg.rar
matlab开发-EMGONOFF
ES6入门基础-阮一峰
宿舍管理系统(C++MFC项目)
使用OpenGL实现飞机动画
神州数码DCFW-1800-DCFW-1800E-N3002系列安全网关使用手册_5.0R3.pdf
模拟shell编程
数据结构 mobi kindle paperwhite3
实现端口扫描C++版
phpwind9.0 滑动验证码插件
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
Actionscript
C
C#
C++
Delphi
Java
Javascript
Perl
PHP
Python
VB
Web开发
硬件开发
其它
热门下载
数据结构课后习题答案
python实现的学生信息管理系统—GUI界面版
刚萨雷斯《数字图像处理》第四版答案.pdf
基于matlab扩频通信系统仿真(整套代码)
CPLEX12.8学术版安装包:cplex_studio128.win-x86-64.exe
适用于eNSP 1.3.00 可加载的USG6000V防火墙设备包
2022学术英语写作(东南大学) 章节测试+期末test答案
基于FPGA的DDS信号发生器设计(频率、幅度、波形可调)
VideoDownloadHelper去除120分钟时间限制-高级版.zip
多智能体的编队控制matlab程序(自己编写的,可以运行)
狂神说Java系列笔记.rar
QT自制精美Ui模板系列(一)桃子风格模板 - 二次开发专用
大唐杯资料+题库(移动通信)
雷达信号处理仿真程序(MTI,MTD等)
CUDA并行程序设计 GPU编程指南-中文扫描539页完整版pdf+高质量英文完整591页原版非扫描pdf
最新下载
HFS通杀提权工具+使用方法.zip
高通联机修改基带qcn工具Qualcomm-Nv-Tool-是一款适用于 Windows 电脑的小工具.rar
COPPERCAM中文不限制版
SafetyMCU_Bootloaders.rar
access2007软件
Zynq SoC ZYNQ 7000资料汇总07
ELISA Calc.exe
L405清零软件永久版 图解.rar
数据结构 银行排号问题
关于射频功率放大器设计