verilog课件《数字集成电路设计入门--从HDL到版图》

上传者: stevean | 上传时间: 2023-07-26 15:53:43 | 文件大小: 1.48MB | 文件类型: RAR
北大微电子学系 于敦山老师的verilog课件《数字集成电路设计入门--从HDL到版图》,详细讲解了HDL语言以及版图设计。

文件下载

资源详情

[{"title":"( 5 个子文件 1.48MB ) verilog课件《数字集成电路设计入门--从HDL到版图》","children":[{"title":"VERILOG课件","children":[{"title":"6-9.ppt <span style='color:#111;'> 687.00KB </span>","children":null,"spread":false},{"title":"14-16.ppt <span style='color:#111;'> 239.50KB </span>","children":null,"spread":false},{"title":"10-13.ppt <span style='color:#111;'> 745.50KB </span>","children":null,"spread":false},{"title":"17-22.ppt <span style='color:#111;'> 641.50KB </span>","children":null,"spread":false},{"title":"1-5.ppt <span style='color:#111;'> 540.50KB </span>","children":null,"spread":false}],"spread":true}],"spread":true}]

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明