用于FPGA硬件加速和设计分割的HES-DVM培训教程

上传者: qsh123_123 | 上传时间: 2021-03-12 10:40:56 | 文件大小: 2.53MB | 文件类型: PDF
针对大规模的ASIC/SoC设计,当RTL设计在仿真需要大量的仿真时间时,最好进行FPGA的硬件仿真加速;而且,在原型验证阶段,当一片FPGA无法承载整个设计的综合后网表时,需要进行设计分割。本文为FPGA硬件加速和设计分割管理工具HES-DVM的中文培训教程,由Aldec中国的技术FAE翻译、整理和发布的官方培训材料。

文件下载

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明