基于FPGA的电子钟设计

上传者: 43555323 | 上传时间: 2019-12-21 20:57:57 | 文件大小: 30.77MB | 文件类型: zip
基于FPGA的数字电子钟和闹钟设计,内附源码,及PPT教程。

文件下载

资源详情

[{"title":"( 2178 个子文件 30.77MB ) 基于FPGA的电子钟设计","children":[{"title":"第5章 verilog设计深入.pptx <span style='color:#111;'> 2.87MB </span>","children":null,"spread":false},{"title":"第6章 数字电路设计原则与Verilog难点解析.pptx <span style='color:#111;'> 401.07KB </span>","children":null,"spread":false},{"title":"第4章 verilog设计入门.pptx <span style='color:#111;'> 715.15KB </span>","children":null,"spread":false},{"title":"README.txt <span style='color:#111;'> 130B </span>","children":null,"spread":false},{"title":"elaborate.bat <span style='color:#111;'> 405B </span>","children":null,"spread":false},{"title":"......","children":null,"spread":false},{"title":"<span style='color:steelblue;'>文件过多,未全部展示</span>","children":null,"spread":false}],"spread":true}]

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明