VERILOG课件

[{"title":"（ 14 个子文件 10.34MB ） VERILOG课件","children":[{"title":"第4章 各种语句语法（已排）.ppt <span style='color:#111;'> 459.50KB </span>","children":null,"spread":false},{"title":"第12章 自动售货机（已排）.ppt <span style='color:#111;'> 526.50KB </span>","children":null,"spread":false},{"title":"第14章 最后复习课-总结（已排）.ppt <span style='color:#111;'> 307.50KB </span>","children":null,"spread":false},{"title":"第2章 Verilog硬件描述语言概述（已排）.ppt <span style='color:#111;'> 1.66MB </span>","children":null,"spread":false},{"title":"第10章 Verilog的可综合描述风格（已排）.ppt <span style='color:#111;'> 1.29MB </span>","children":null,"spread":false},{"title":"第8章 综合与静态时序分析（已排）.ppt <span style='color:#111;'> 715.50KB </span>","children":null,"spread":false},{"title":"第9章 分频电路的设计（已排）.ppt <span style='color:#111;'> 550.00KB </span>","children":null,"spread":false},{"title":"第11章 有限状态机的结构与设计（已排）.ppt <span style='color:#111;'> 556.00KB </span>","children":null,"spread":false},{"title":"第6章 测试模块（已排）.ppt <span style='color:#111;'> 569.50KB </span>","children":null,"spread":false},{"title":"第3章 Verilog 基本语法（已排）.ppt <span style='color:#111;'> 561.00KB </span>","children":null,"spread":false},{"title":"第1章 概述（已排）.ppt <span style='color:#111;'> 5.58MB </span>","children":null,"spread":false},{"title":"第13章 可编程逻辑器件FPGA原理-ISE安装使用（已排）.ppt <span style='color:#111;'> 401.00KB </span>","children":null,"spread":false},{"title":"第7章 实例讲解－计数器-全加器设计（已排）.ppt <span style='color:#111;'> 1.22MB </span>","children":null,"spread":false},{"title":"第5章 组合逻辑、时序逻辑的Verilog语言描述（已排）.ppt <span style='color:#111;'> 673.00KB </span>","children":null,"spread":false}],"spread":true}]