只为小站
首页
域名查询
文件下载
登录
首页
人工智能
深度学习
log2and10.sv
log2and10.sv
上传者:
16923717
|
上传时间: 2020-03-04 03:08:23
|
文件大小: 7KB
|
文件类型: sv
FPGA
对数
Verilog
log2
FPGA实现对数log2和10*log10,32bit无符号数输入,10bit输出(高7bit为整数部分,低3bit为小数部分)。 博客地址:https://blog.csdn.net/qq_16923717/article/details/99679548, 这里可以看到算法
文件下载
立即下载
评论信息
其他资源
simulink的MPSK系统仿真
FPGA 6位密码锁代码
基于OpenCV的车牌号码识别的Python代码(可直接运行)
编译原理的语义分析和中间代码生成
计算流体matlab程序
在线支付平台完整功能版(含通用游戏网关和API接口)
H.264解码器verilog源代码
数字技术课程设计 多功能时钟 基于multisim
android开发串口,修改串口为非阻塞模式
学生健康管理系统 软件工程大作业
Qt Sqlite表中数据导出为csv格式表格
Java web+mysql/sqlserver奖学金评定系统
Splunk-7.2.3-Linux-x86_64_crack.zip
UMIST数据集mat文件
xxl-job.rar
邮件营销管理系统源码
SQL - 100w条insert脚本 - 顺序乱序.zip
ConsoleApp1.rar
EDK中PS2自定义IP.7z
移远模块Linux下GobinNet驱动
IrisSkin4使用示例
四通政府管理系统
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
机器学习
深度学习
搜索引擎
计算广告
VR
热门下载
机械臂避障路径规划仿真 蚁群算法 三维路径规划
基于OpenCV的车牌号码识别的Python代码(可直接运行)
vivado 破解 lisence(有效期到2037年) 下载
Keil5安装包
数字图像处理[冈萨雷斯]
东南大学英语技术写作慕课所有答案
华为OD机试真题.pdf
MATLAB车牌识别系统
mingw-w64-install.exe
中国地面气候资料日值数据集(V3.0)2010-2019.rar
基于S函数的BP神经网络PID控制器及Simulink仿真和对应代码模型.zip
transformer_pytorch_inCV.rar
《MIMO-OFDM无线通信技术及MATLAB实现》高清PDF及源代码
基于hadoop商品推荐系统课程设计
Alternative A2DP Driver 1.0.5.1 无限制版
最新下载
华为K662d、K662p升级固件V500R021C00SPC161
CXSTM8_32k V3.4.3破解
Scratch 标准教案
PDMS toolkit 12.0
《物理学大题典》2电磁学与电动力学
Dlib FaceLandmark Detector 1.2.8 for Unity.zip
uniGUI_1.90.0.1534_All_Setup(Crack).exe
一种抗混叠滤波器的设计
现代数字信号处理(杨绿溪)课后习题答案
NTK Daemon 安装程序 Windows版本