verilog HDL 编写的DDS（数字频率合成）模块，有注释

DDS 波形发生 Verilog 数字频率合成

verilog HDL 编写的DDS（数字频率合成）模块，有注释 DDS 波形发生 Verilog 数字频率合成 Xilinx

文件下载

评论信息

jamessunsz :

不是很好，一般
2014-05-07
smj19920225 :

真是服了，我竟然会相信上面那一群家伙的评论，3KB的代码，你觉得会很全面？？还有注释？？
2014-04-07
guardos :

DDS的VERILOG原代码，非常有用的程序，正需要的东西，程序注释很详细，也很简洁，清晰
2014-02-12
zh190588 :

前些天自己用DSP Builder做过一个DDS 但出来的波形没对。学习参考下。
2013-08-09
hp2012_032 :

还可以，可做参考。谢谢
2013-06-09

其他资源

免责申明

【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论【只为小站】经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见版权及免责申明