Qurtus2实现一个包含15条RISC指令的单周期CPU

设计目标是设计并实现支持RISC-V指令集的模型机主机，其中主机由CPU及主存构成，设计中不涉及异常处理、存储管理、外设及总线等内容。 CPU功能：CPU支持15条RISC-V指令，不支持异常及中断处理，主存采用实地址存储管理方式。支持的指令分别为add、sub、addi、ori、sll、sra、slt、sltu、lui、lw、lb、sw、beq、blt、jal。 CPU结构：指令周期为一个时钟周期；数据通路采用专用结构；存储器采用哈佛结构；BIU的数据引脚为32位，可寻址空间为32位，控制引脚包含读/写/时钟3根信号线；CU采用硬布线方式实现，采用同步方式进行μOP定时。 主存组成：指令存储器、数据存储器分别由同步ROM、同步SRAM组成，配置容量都为4KB，都直接与CPU连接，传输周期＜1个时钟周期。