Verilog编写的32位ALU(运算器)

上传者: jayjaywg | 上传时间: 2019-12-21 19:58:27 | 文件大小: 9KB | 文件类型: v
用Verilog编写的32位ALU(运算器),具有与、或逻辑运算;加、减算术运算;小于置一,零检测,以及溢出检测等功能。其中加法运算是采用了快速进位链

文件下载

评论信息

  • 这个噜噜噜不是那个鲁鲁鲁 :
    下载下来为啥是乱码的呢
    2018-03-30
  • lqay11 :
    让评论后才能再次下载。。
    2017-11-21
  • wangyt_eve :
    挺好用的,就是需要花点时间研究
    2014-09-21
  • youke_chimo :
    恩,同样表示没有注释,不过还好,可以做个参考~
    2014-07-04
  • cyrchenyerong :
    谢谢啦,与预期的有出入
    2014-04-18

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明