EDA大作业--含异步清零和同步时钟的模可变计数器设计（VHDL）

CLK为时钟输入，RST为异步清零端，D[2..0]为模式控制端，可实现8种不同模式的计数方式，本计数器可供选择的计数模式分别为：七进制，十二进制，二十四进制，二十八进制，三十进制，三十一进制，六十进制，三百六十五进制。

文件下载

评论信息

shadow881125 :

代码还行就是感觉不值那么多积分也不是很难的程序
2013-08-09
kaolajiccssddnn :

代码的结构还算清晰，只是分数可以不用那么高就好了。 VHDL的，没错。对学习是有帮助的。
2013-01-26

其他资源

免责申明

【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论【只为小站】经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见版权及免责申明

EDA大作业--含异步清零和同步时钟的模可变计数器设计（VHDL）

文件下载

评论信息

其他资源

免责申明

个人信息

热门下载

最新下载