基于BASYS开发板的Verilog语言数码管时钟程序

上传者: dengshihai1985 | 上传时间: 2021-12-11 20:12:29 | 文件大小: 262KB | 文件类型: -
基于Xilinx BASYS开发板,利用ISE软件Verilog语言编写的简单时钟,可以暂停以及设置时间。因为该开发板只有4个数码管,所以只有分秒的显示。如果为其他开发板,修改ucf文件即可。

文件下载

评论信息

  • laoliang71 :
    可以用,最基本的电子钟,代码比较全
    2015-06-24
  • liuhw513 :
    学习verilog入门很好的一个小时钟程序
    2015-04-10
  • cielpainting :
    还不错,就是老师嫌这个太简单了……
    2014-12-09
  • whyhiter :
    不知为啥我这里一直有错误。。。
    2014-11-06
  • cathynothing :
    现在知道怎么用数码管了
    2014-05-25

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明