VHDL与Verilog相互转换工具

上传者: changhaizhang | 上传时间: 2021-03-19 12:18:06 | 文件大小: 3.78MB | 文件类型: RAR
VHDL与Verilog相互转换工具,内附注册文件

文件下载

资源详情

[{"title":"( 2 个子文件 3.78MB ) VHDL与Verilog相互转换工具","children":[{"title":"xhdl3.2.52_windows.exe <span style='color:#111;'> 3.81MB </span>","children":null,"spread":false},{"title":"license.dat <span style='color:#111;'> 724B </span>","children":null,"spread":false}],"spread":true}]

评论信息

  • toadouyang :
    不错,不过不是太智能,需要改不少的
    2013-12-10
  • goldenstar1020 :
    不错,但感觉不智能,还是要很多修改
    2013-12-04
  • jiaoyanhua :
    真的只是机械的翻译,不是那么智能,倒不如自己写
    2013-07-19
  • youyigezh :
    可以使用,不过转换之后需要自己再改一下
    2013-06-13
  • zzmm112001 :
    挺好用的,谢谢分享
    2013-05-03
  • dubaiyouyue :
    谢谢,可以转换代码
    2012-06-24

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明