数字时钟设计.zip

上传者: baidu_41907100 | 上传时间: 2021-06-25 20:31:04 | 文件大小: 8.83MB | 文件类型: ZIP
数字逻辑课程设计 数字时钟 计算机科学技术 用Verilog HDL对CPLD进行编程,并增加适当的电子元件,设计一个数字电子时钟电路,要求 1.具有“时”“分”的数字显示功能,并可以进行时间校准 2.用发光二极管设计一个“表盘”,通过对应发光二极管的依次点亮来模拟表盘显示时间。

文件下载

资源详情

[{"title":"( 128 个子文件 8.83MB ) 数字时钟设计.zip","children":[{"title":"diefun.docx <span style='color:#111;'> 341.29KB </span>","children":null,"spread":false},{"title":"cnt_disp.v <span style='color:#111;'> 3.62KB </span>","children":null,"spread":false},{"title":"原理图PDF.pdf <span style='color:#111;'> 963.22KB </span>","children":null,"spread":false},{"title":"clk18max.v <span style='color:#111;'> 4.26KB </span>","children":null,"spread":false},{"title":"程序烧写PPT.ppt <span style='color:#111;'> 7.17MB </span>","children":null,"spread":false},{"title":"......","children":null,"spread":false},{"title":"<span style='color:steelblue;'>文件过多,未全部展示</span>","children":null,"spread":false}],"spread":true}]

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明