北京工业大学计算机组成原理课程设计

上传者: ZDH17611379727 | 上传时间: 2022-06-13 15:00:51 | 文件大小: 9.91MB | 文件类型: RAR
北京工业大学计算机组成原理课程设计合集 P1,P2,P3,P4实验代码、测试程序 2021年的课程设计99分 99分!!!!!!!!!!!!!!!!!!!!! 一份价钱一分货 Project2 VerilogHDL 完成多周期处理器开发 一、设计说明 1.处理器应实现MIPS-Lite2指令集。 a)MIPS-Lite2={MIPS-Lite1,lb,sb}。 b)MIPS-Lite1={addu,subu,ori,lw,sw,beq,j,lui,addi,addiu,slt,jal,jr }。 c)addi应支持溢出,溢出标志写入寄存器$30中第0位。 2.处理器为多周期设计。 二、设计要求 3.多周期处理器由 datapath(数据通路)和 controller(控制器)组成。 a)数据通路应至少包括如下module:PC(程序计数器)、NPC(NextPC 计算单元)、GPR ( ……………… Project3 VerilogHDL完成MIPS微系统开发(支持设备与中断) 一、设计说明 1.MIPS 微系统应包括:MIPS处理器、系统桥和 1 个定时器,32位输入设备、32

文件下载

资源详情

[{"title":"( 602 个子文件 9.91MB ) 北京工业大学计算机组成原理课程设计","children":[{"title":"regdm.v <span style='color:#111;'> 162B </span>","children":null,"spread":false},{"title":"npc.v <span style='color:#111;'> 935B </span>","children":null,"spread":false},{"title":"aluout.v <span style='color:#111;'> 163B </span>","children":null,"spread":false},{"title":"wlftd2gydg <span style='color:#111;'> 168.00KB </span>","children":null,"spread":false},{"title":"rega.v <span style='color:#111;'> 164B </span>","children":null,"spread":false},{"title":"......","children":null,"spread":false},{"title":"<span style='color:steelblue;'>文件过多,未全部展示</span>","children":null,"spread":false}],"spread":true}]

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明