tsmc12中注意事项

在进行TSMC 12nm标准单元库的设计和版图布局时，有诸多细节需要特别注意。对于标准单元（Stdcell）而言，Tsmc 12NM Stdcell6T剖面图新增了M0_PO、M0_OD和V0三个层面。它们的连接关系自下而上依次为M0_OD、V0、M1POLY、M0_PO、V0和M1。这种设计与更上层次的工艺没有区别，因此在设计时，可以参考其他工艺的M1以上层次的布局。 在理解层次之间的连接关系时，M0OD和M0PO的标识通过Mark Net工具可以更加直观地展现，对于加快理解设计层次间的连接关系非常有帮助。在版图设计中，格点和FinGrid的尺寸是关键，对于Tsmc 12nm工艺，格点大小是0.001，而FinGrid的尺寸是0.048。 Tsmc 12nm工艺在Fin版图设计上有所创新，新增了FINFET FB1层，这一层用来显示Fin的位置。需要特别注意的是，Fin的第一Y坐标位置设定在0.024，这是因为这个值等于半个Fin的高度。而FinMOS OD的高度并不是简单地通过Fin的数量乘以Fin的高度来确定的，而是通过nFin参数来表示。 在版图设计中，所有AAAA边缘必须落在Fin上，否则会造成许多DRC（设计规则检查）错误。另外，PO（Poly的中心间距）为0.096，因此在版图设计时需要添加PO_P96层。 针对边缘POLY，其宽度为0.02，与GATE的长度不同。但无论如何，从POLY中心到POLY中心的间距应该保持在0.096。PODE（Poly on OD edge）的作用是当OD断开时，在边缘部分要确保有PODE，以保持电路的连续性。CPODE（CUT FinFET process CELL 的边缘断开）确保了不同CELL之间的连接在必要时可以被断开。 在CELL设计中，特别是涉及P/N MOS之间的连接，PO和CPO的使用至关重要。两排CELL的设计时，上下边缘的CPO是连续的，中间CPO是断开的，以确保上下排CELL之间可以通过GATE连接。CPO宽度是离散值，边缘选择宽度为0.082，而P/N MOS之间则是0.044。 M0OD（Metal 0 Odd/Even）需要均匀等间距布局，M0OD和OD直接连接，P/N MOS之间的M0OD互连。如果需要在不需要的地方打断M0OD，就要使用CM0OD。M0OD与OD相接的地方，以竖向方式引导到电源层，通过VIA0与M1连接。 M0_PO的宽度是不连续的，是离散值，布局时需要注意。PO的横向连接在布局中也非常重要，需要确保各个组件之间的正确连接。 TSMC 12nm工艺在标准单元设计中增加了多层次的连接细节，从版图格点到Fin结构的布局，再到M0OD、PO和CPO等关键部分的详细设计，都要求设计者有非常严格和精细的操作标准，以确保芯片设计的正确性。