搜索【fpga，vhdl】的结果

用FPGA的VHDL实现4位向量输入，4位输出的多路复用器

2021-06-21 21:03:57 24KB FPGA VHDL 复用器 数字电路

用FPGA的VHDL实现4输入，1输出的多路复用器

2021-06-21 21:02:45 20KB FPGA VHDL 数字电路 逻辑电路

基于NIOSII(FPGA)的DES加密实现工程

这是FPGA中利用Altera的NIOS II实现接入硬件DES加密模块的工程，详细介绍见博客： http://blog.csdn.net/He11o_Liu/article/details/63257919#t9

2021-06-17 16:52:16 59.07MB NIOS-II FPGA VHDL DES

1

DS18B20 FPGA VHDL

DS18B20 FPGA VHDL 调试成功了

2021-06-15 20:24:50 1.64MB DS18B20 FPGA VHDL

1

基于FPGA的音乐喷泉设计

基于FPGA芯片，采用VHDL语言设计了一款音乐喷泉并在MAXPLUSII平台进行仿真

2021-06-15 09:04:32 1.72MB FPGA VHDL 音乐喷泉

1

FPGA最全面的VHDL例程源码

FPGA最全面的VHDL例程源码，里面包含完整最全面的VHDL例程源码

2021-06-14 09:59:48 10.18MB FPGA VHDL例程

1

FPGA交通灯 VHDL语言实现

FPGA交通灯 VHDL语言实现，使用 quartus 9.1 完成，该软件打开可直接上板测试。

2021-06-11 21:47:58 969KB FPGA VHDL 交通灯

1

FPGA VHDL语言篮球计分器

基于FPGA的篮球计分器，使用VHDL语言，具有计分功能，计时功能，小节显示功能，本人课程设计作品，亲自调试。

2021-06-11 21:43:37 106KB VHDL FPGA 篮球计分器

1

verilog HDL语言双向DCDC变换器的FPGA编程

2015国赛双向DCDC变化器，我们使用FPGA开发，灵活简单。这里是其控制的全代码，包括PID等。后续资料之后上传。

2021-06-09 14:22:10 8.68MB 电赛 双向DCDC FPGA VHDL

1

FPGA-VHDL实现10进制减法计数器，带清零和置数

使用VHDL实现10进制减法计数器，有以下功能：（1）开发平台为ISE14.7 （2）代码已例化，分为顶层文件和三个模块：分频器、计数器、数码管。（3）计数器具有清零和置数的功能。

2021-06-07 13:43:09 2.16MB VHDL ISE FPGA 10进制减法计数器

1