搜索【分频器；】的结果

任意奇数分频器 Verilog代码

代码直接实现5分频，修改代码中的n值可以实现相应的n分频，n为奇数。

2021-04-25 09:53:04 2KB 任意奇数分频 Verilog

1

分频器设计专用计算器.exe

分频器设计专用计算器

2021-04-21 14:02:01 5.41MB 分频器设计专用计算器

verilog实现任意分频任意占空比~

verilog实现任意分频任意占空比，其中例子简单，精炼，易懂

2021-04-20 19:39:54 1.71MB verilog 分频器 任意占空比

1

EDA 任意整数分频分频器

非常经典的一款分频程序，绝对实用功能：对输入时钟clock进行F_DIV倍分频后输出clk_out。其中F_DIV为分频系数，分频系数范围为1~2^n (n=F_DIV_WIDTH) 若要改变分频系数，改变参数F_DIV或F_DIV_WIDTH到相应范围即可。若分频系数为偶数，则输出时钟占空比为50%；若分频系数为奇数，则输出时钟占空比取决于输入时钟占空比和分频系数（当输入为50%时，输出也是50%）。

2021-04-16 15:29:42 2KB EDA 任意整数 分频器

1

基于FPGA的分频器设计

分频源码与modelsim模板视频演示，里面有详细的奇偶分频源码，以及modelsim模板和相应的视频演示

2021-03-12 16:05:29 35.53MB 分频器 FPGA 奇偶 do文件模板

1

16-Verilog HDL小数分频器设计.7z

Verilog HDL小数分频器设计,Vivado仿真工程

2021-03-09 13:06:55 99KB FPGA VerilogHDL 小数分频器

基于FPGA的以太网MII接口扩展设计与实现

要FPGA、功能经过扩展的以太网接口的硬件实现方法。硬件结构上由控制信号模块、分频器、异步缓冲和编解码器个部分组成。

2021-03-04 19:30:14 179KB 以太网Ｍ 奇偶分频器 编解码 异步双口

1

分频器FD，压控振荡器VCO，PFD的verilogA模型

分频器FD，压控振荡器VCO，PFD的verilogA模型用于Cadance仿真

2021-03-03 17:09:42 17KB FD VCO PFD VerilogA

1

分频器设计.docx

FPGA的分频器设计

2021-02-02 21:03:05 193KB fpga

1

使用VHDL进行各种分频器设计

本文使用实例描述了在FPGA/CPLD上使用VHDL进行分频器设计，包括偶数分频、非50%占空比和50%占空比的奇数分频、半整数（N+0.5）分频、小数分频、分数分频以及积分分频。

2020-11-18 15:15:01 535KB VHDL，分频器，奇数，偶数，小数，占空比可调

1

个人信息

热门下载

最新下载

其他资源