该代码为自己写出来的,每个代码模块的代码都比较简单,附有最后的报告!!希望大家不要拿过来直接用,会有查重的!
2021-10-22 23:35:18 1.16MB 哈工大 CPU实验 VHDL代码
1
哈尔滨工业大学计算机设计与实践VHDL给定指令系统的处理器设计大作业
2021-10-22 23:31:04 252KB 计算机设计与实践 VHDL 处理器设计
1
我想你找了很久了吧,呵呵,因为我抽到这个题目的时候我也在网上找了很久,经过自己的努力终于把实验报告写出来了,里面有VHDL的源程序,有设计思路和流程总之如果你只是想交作业,把你的名字填写上就可以了,欢迎大家下载学习。
2021-10-22 19:15:35 827KB VHDL 洗衣机控制器 源程序
1
fpga_shapes_game 使用VHL在FPGA DE10 LiTE板上制作形状选择游戏
2021-10-22 16:49:17 24KB VHDL
1
四位全加器的VHDL与VerilogHDL实现
2021-10-22 16:19:34 60KB FPGA
1
基于VHDL的数字秒表设计,包含源代码,实验图,设计流图
2021-10-22 12:08:40 13.49MB VHDL
1
FPGA初学者
2021-10-22 09:03:46 42.6MB FPGA 电路 verilog vhdl
1
很好的学习VHDL硬件描述语言的学习资料,可以做为工程的设计源代码!
2021-10-21 22:23:26 6.33MB VHDL
1
收费标准如下: 1公里以内:3元 (起步价) 1-1.5公里:4元 1.5-2公里:5元 2-2.3公里:6元 2.3-2.7公里:7元 2.7-3公里: 8元 3~10公里: 1.4元/公里 10公里以外: 2.1元/公里(加50%返程费用) 并且每次加收0.5元燃油附加费。
2021-10-21 20:32:47 43KB VHDL 出租车计费
1
模拟中央人民广播电台报时电路 ,.1 计时器运行到59分49秒开始报时,每鸣叫1s就停叫1s,共鸣叫6响;前5响为低音,频率为750HZ,最后1响为高音,频率为1KHz; 1.2要有分秒显示
2021-10-21 17:28:29 136KB vhdl 报时电路 报时器
1