项目需要最近在做pid控制器,看了一些文章,写了一个增量式pid算法。适合新手学习原理。代码注释很多。
2022-04-30 10:39:05 14.74MB pid verilog
1
基于DW8051 IP的仿真环境搭建。内部集成了IO的模型,完全实现了一个标准8051芯片的功能仿真。
2022-04-29 22:12:58 2.82MB dw8051 MCU verilog
1
MCU控制FPGA/cpld产生步进为1Hz的正弦波,FPFA晶振频率为50M,最多产生10M
1
基于FPGA的h.264压缩实现
2022-04-29 17:45:47 942KB h264 verilog
1
本人自己实验结果。关于Fpga取整运算和IP核除法运算资源消耗时间消耗,和时序约束分析。都是实验结果的截图,比较乱,比较乱!
2022-04-29 02:07:18 151KB Fpga verilog Ip核 时序约束
1
verilog 写的七段数码管的显示 老师布置的作业,写了好几天!刚开始学verilog
2022-04-28 22:00:26 611B verilog
1
此代码是YUV转RGB的Verilog源代码,经测试代码可用,请放心下载
2022-04-28 10:44:30 1KB YUV RGB Verilog
1
用VHDL实现8051单片机,源代码和仿真代码,层次清晰,功能完整。如果能把这个啃下来,基本上是一个中级的逻辑工程师。
2022-04-28 02:51:38 384KB 8051 VHDL Verilog 逻辑
1
Verilog RTL中的(NCO) 可配置的混合实现: 复数输出{Im,Re} 整数(2的补码)实现 Pi / 4查台台 N2-CORDIC阶段 N3-动态旋转CORDIC位移台 参数 WD:数据宽度(每个组件) SCALE:输出信号的定点幅度 WA0:相位累加器宽度 WA1:查询表位 WA2:CORDIC阶段的位 WA3:动态旋转CORDIC的位
2022-04-27 19:06:59 15KB JavaScript
1
verilog 状态机的程序例子,有限状态机,可逻辑综合,在Cyclone 芯片验证通过
2022-04-27 19:05:56 677B verilog 状态机
1