这篇文章主要介绍加速度和陀螺仪的数学模型和基本算法,以及如何融合这 两者,侧重算法、思想的讨论。
2021-12-13 09:06:30 507KB IMU 加速度计 陀螺仪 融合
1
(实验一)基础汇编语言程序设 (实验二)脱机运算器实验 实验三)存储器部件教学实验 (实验四)组合逻辑控制器部件教学 (实验五)微程序控制器部件教学实验 (实验六)输入\输出接口扩展 实验 实验七)中断实验 FPGA芯片实现非流水线的CPU系统(综合实验)
1
(1)掌握时序发生器的原理及其设方法。 (2) 熟悉CPLD应用设及EDA软件的使用 (3)掌握微程序控制器的组成原理; (4)掌握微程序的编制、写入、观察微程序的运行情况。
1
杭电信工网2019期末A卷
2021-12-12 19:49:07 349KB 杭电 计网 计算机网络 信工
1
广工网实验一 Windows下常用的网络命令实验指导
2021-12-12 19:38:33 375KB 广工 广东工业大学 计算机网络 计网
1
县卫工作总结.doc
2021-12-12 17:02:45 23KB
Android精准步器 ,打开APP可以测出你行走的步数,并添加了加速度传感器记步算法,支持所有设备记步。
2021-12-12 16:16:43 3.01MB 计步器
1
基于FPGA的VHDL数字频率 测试范围1hz- 1M 经典的测量范围
2021-12-12 14:27:00 4.07MB VHDL 数字频率计 FPGA
1
一、设任务与要求 1.用74系列数字器件设一个频率,该频率测量频率小于10KHz,测量数据显示3秒以上,被测信号为幅值小于10V的脉冲或幅值小于10V的正弦交流电压。基本电路主要由放大整形电路、时基电路、闸门电路和逻辑控制电路组成。设过程是运用EWB软件完成电路设部分。 2.整形电路:将输入频率为周期的信号(如正弦波、三角波等)进行整形,使之成为矩形脉冲。 时基电路:作用是产生一个标准时间信号 (高电平持续时间为1s)。 闸门电路:闸门开通,被测脉冲信号通过闸门,数器开始数,直到1s信号结束时闸门关闭,停止数。若在闸门时间1S内数器得的脉冲个数为N,则被测信号频率fx=NHz。逻辑控制电路:作用有两个:一是产生锁存脉冲信号,使显
2021-12-12 14:23:45 543KB 数字频率计
1
课程设数字频率。方波,正弦波等等,频率为1hz-10khz
2021-12-12 14:14:07 284KB 数字频率计
1