搜索【Vhdl】的结果

巴克码检测的VHDL验证

首先是用stream.vhd产生数据流，然后用parser并串转换，接下来判决。div用于解决stream与parser工作速率不匹配的问题。顶层设计文件是barcker。tb是测试向量testbench。所用软件为quartus，modelsim用于仿真。

2021-10-30 10:23:44 4KB 巴克码 VHDL

1

FPGA实现FIR滤波器的VHDL程序

FPGA实现FIR滤波器的VHDL程序，quartus开发，有仿真数据和波形，下载到电路板里实测通过

2021-10-29 19:47:35 1.1MB FIR VHDL FPGA

1

抢答器设计及其实验报告

抢答器设计及其实验报告，希望能帮到大家！

2021-10-29 19:29:30 321KB VHDL

1

VHDL完美点阵

这是一个VHDL 点阵源程序，这是一个VHDL 点阵源程序这是一个VHDL 点阵源程序这是一个VHDL 点阵源程序

2021-10-29 18:16:09 3KB vhdl

1

贪吃蛇游戏VHDL代码

基于可编程器件的，使用硬件描述语言的、简单的VHDL的游戏设计，贪吃蛇游戏中有一个墙，一个存在5秒的老鼠，蛇吃到老鼠后可以加分，计分到三分时，点阵会出现全亮

2021-10-29 17:20:48 9KB 贪吃蛇，点阵

1

史上最牛的VHDL语言100例详解

史上最牛的VHDL语言100例详解的电子书，该书为翻译本，原版为英文的，若想看的更加明白，还是买本原版的要好点，翻译过来的多少会有点问题的。

2021-10-29 15:13:37 7.38MB VHDL 、FPGA、CPLD、DSP、单片机、等

1

FPGA Digital Logic SR Latch VHDL範例

FPGA Digital Logic SR latch 範例包含 Test Bench 檔案可使用 Altera 與 Xilinx Modelsim 模擬出結果可詳細了解 SR latch 工作原理與 VHDL 撰寫方式

2021-10-29 12:53:20 588B FPGA Digital

1

FPGA VHDL 示例工程代码,中文注释.zip

入门学习FPGA的非常好的代码,可以控制LED流水灯,数码管,蜂鸣器,LCD,拨码开关等. 最大的优点是注释相当全,而且都是中文,看起来非常方便. 部分代码和中文注释都是自己写的,所以要的分高了些,请谅解

2021-10-29 11:46:21 8.29MB FPGA VHDL 示例工程 代码

1

vhdl多功能加法器

设计一个多功能的1位加法器，有控制信号M、S2、S1、S0。当M=1，做算术运算: 在S2、S1、S0的控制下能完成两个1位二进制数A、B的以下算术运算： A加B，A加1，A加B加低位来的进位，B加1，A加，A加0，A加A ，A加加1。当M=0，做逻辑运算: 在S2、S1、S0的控制下能完成两个1位二进制数A、B的以下逻辑运算：A+B，AA+B，A·B等。

2021-10-28 16:34:02 717B vhdl 加法器

1

VHDL语言设计数字跑表的源代码

VHDL语言设计数字跑表的源代码，通过VHDL语言实现数字跑表的功能

2021-10-28 10:00:22 238KB 数字跑表 VHDL

1

个人信息

热门下载

最新下载

其他资源