搜索【Verilog 】的结果

基于FPGA的h.264压缩实现

2022-04-29 17:45:47 942KB h264 verilog

1

Fpga取整运算和IP核触发运算资源消耗和时序约束

本人自己实验结果。关于Fpga取整运算和IP核除法运算资源消耗时间消耗，和时序约束分析。都是实验结果的截图，比较乱，比较乱！

2022-04-29 02:07:18 151KB Fpga verilog Ip核 时序约束

1

verilog七段数码管

verilog 写的七段数码管的显示老师布置的作业，写了好几天！刚开始学verilog

2022-04-28 22:00:26 611B verilog

1

YUV 转 RGB的Verilog代码

此代码是YUV转RGB的Verilog源代码，经测试代码可用，请放心下载

2022-04-28 10:44:30 1KB YUV RGB Verilog

1

MC8051单片机 VHDL实现源代码

用VHDL实现8051单片机，源代码和仿真代码，层次清晰，功能完整。如果能把这个啃下来，基本上是一个中级的逻辑工程师。

2022-04-28 02:51:38 384KB 8051 VHDL Verilog 逻辑

1

NCO:方便使用的数控振荡器（NCO）Verilog RTL

Verilog RTL中的（NCO）可配置的混合实现：复数输出{Im，Re} 整数（2的补码）实现 Pi / 4查台台 N2-CORDIC阶段 N3-动态旋转CORDIC位移台参数 WD：数据宽度（每个组件） SCALE：输出信号的定点幅度 WA0：相位累加器宽度 WA1：查询表位 WA2：CORDIC阶段的位 WA3：动态旋转CORDIC的位

2022-04-27 19:06:59 15KB JavaScript

1

verilog 状态机的程序例子

verilog 状态机的程序例子，有限状态机，可逻辑综合，在Cyclone 芯片验证通过

2022-04-27 19:05:56 677B verilog 状态机

1

推荐-Verilog HDL高级数字设计_[美 M D.Ciletti著][Advaned digistal design with Verilog]

2022-04-27 17:17:18 132.6MB 计算机

1

用verilog 语言实现mfsk系统

这个是用verilog hdl语言编写的mfsk调制解调程序，在QuartusII上面已经仿真过的结果完全对的。

2022-04-27 14:14:16 821B verilog mfsk

1

verilog设计篮球比赛的定时器

可编程逻辑器件（verilog），包含一个时钟和两个时钟的程序和测试代码

2022-04-27 11:25:12 30KB verilog 篮球比赛

1

个人信息

热门下载

最新下载

其他资源