上传者: 38723192
|
上传时间: 2022-05-05 11:02:37
|
文件大小: 621KB
|
文件类型: ZIP
Matlab代码verilog
hls_ldpc_dec
使用Xilinx
HLS(C合成Verilog代码)在FPGA中实现完整的线型LDPC解码器(IEEE
802.16e)。
1.环境与建设
env
:
Vivado
HLS
2018.2或2016.3,MATLAB
2014a(用于matlabcode)
运行:
步骤1:
vivado_hls
-f
run_hls.tcl
步骤2:启动vivado
HLS并打开项目第三步:运行C综合,C
/
RTL协同仿真等
2.相对链接