数字电路设计,基于FPGA的VGA显示,Verilog语言编写。
2019-12-21 21:45:09 3.26MB 数字电路设计 FPGA Verilog
1
数字时钟 24小时制 数字电子课程设计 。。。。。。 。。
2019-12-21 21:43:33 129KB 课程设计 数字电路 数字钟
1
很不错的资料,对学习Verilog很有帮助
2019-12-21 21:43:31 36KB 数字电路
1
复旦大学集成数字电路课后习题及答案 全英文的资料,非常的好
2019-12-21 21:37:57 468KB 数字集成电路
1
数字电路课程大作业,花了三天写完了一个比较简单版本的(16位二进制命令,8位数据,可实现加减绝对值等多种功能),自主设计CPU自主编写代码,附加英文report,开发环境ISE(课堂上认真做的和抄的分数差不多,所以来这里赚点积分吧,也不荒废做了几天的苦力,本科生可参考)
2019-12-21 21:37:55 6.22MB cpu
1
这个是Multisim的仿真图,及电路已经连接好了。功能:计时,清零,修改时间
2019-12-21 21:33:51 273KB 数字钟
1
这个是电子档,刚刚上传了仿真图(放入Multisim可以直接打开)
2019-12-21 21:33:51 232KB 数字钟
1
数字电路课程设计 三路抢答器 包括实验原理图 设计文档都已经写好
2019-12-21 21:33:38 76KB 数字电路课程设计 三路抢答器
1
电子电路分析与设计-数字电路部分.pdf Electronic Circuit Analysis and Design Donald A. Neamen 著 赵桂钦 卜艳萍 译
2019-12-21 21:30:35 4.13MB 电路
1
数字电路课程设计---出租车里程计价器 1、能统计汽车行驶的里程和停车等待时间。 2、能自动显示出该收的车费和停车等候费。 3、每公里该收的行车费(如0.45元)各十分钟应该收的行等候费(如0.25元)均有拨码开关可预先设置。
2019-12-21 21:26:31 108KB 数电课设
1