de2-70 + ov7670的所有图像采集的verilog源代码

uart fpga 源代码，基于DE2-70调试过的，可通过串口小助手调试，祝你成功

Altera DE2开发板自带的代码，非DEBUG模式程序下完了原来的代码就没了，需要的同学下载一下吧

很好！很好！很好！很好！很好！很好！很好！很好！很好！很好！很好！很好！很好！很好！很好！很好！

基于DE2_70_TV模拟摄像头，用Verilog语言编写，在QuartusII上运行通过。

这是DE2-70开发板上的7个典型程序实例，主要基于verilog 语言编写

挺不错的一本FPGA设计指导，包含挺多例程的

DE2的设计实例，适合初学者练习.本人编写检验过，绝对正确

altera FPGA DE2系列实验指导书，里面有13个实验，从简单到复杂.

基于FPGA的数字频率计介绍: 数字频率计是一种基本的测量仪器，是用数字显示被测信号频率的仪器，被测信号可以是正弦波，方波或其它周期性变化的信号。如配以适当的传感器，可以对多种物理量进行测试，比如机械振动的频率，转速，声音的频率以及产品的计件等等。因此，它被广泛应用与航天、电子、测控等领域。 它的基本测量原理是，首先让被测信号与标准信号一起通过一个闸门，然后用计数器计数信号脉冲的个数，把标准时间内的计数的结果，用锁存器锁存起来，最后用显示译码器，把锁存的结果用液晶显示器显示出来。根据数字频率计的基本原理，本文设计方案的基本思想是分为四个模块来实现其功能，即整个数字频率计系统分为分频模块、计数模块、锁存器模块和显示模块等几个单元，并且分别用VHDL对其进行编程，实现了闸门控制信号、计数电路、锁存电路、显示电路等。 而且，本设计方案还要求，被测输入信号的频率范围自动切换量程，控制小数点显示位置，并以十进制形式显示。本文详细论述了利用VHDL硬件描述语言设计，并在EDA（电子设计自动化）工具的帮助下，用大规模可编程器件（CPLD）实现数字频率计的设计原理及相关程序。特点是:无论底层还是顶层文件均用VerilogHDL语言编写，避免了用电路图设计时所引起的毛刺现象；改变了以往数字电路小规模多器件组合的设计方法。 整个频率计设计在一块CPLD芯片上，与用其他方法做成的频率计相比，体积更小，性能更可靠。该设计方案对其中部分元件进行编程，实现了闸门控制信号、多路选择电路、计数电路、位选电路、段选电路等。 附件内容截图: