搜索【进位】的结果

2021-10-21 14:01:54 49KB 小学教案

2021-10-21 14:01:54 63KB 小学教案

2021-10-21 14:01:52 50KB 小学教案

2021-10-21 14:01:52 61KB 小学教案

2021-10-21 14:01:52 37KB 小学教案

2021-10-21 14:01:51 159KB 小学教案

32位超前进位加法器（Verilog）

32位超前进位加法器（Verilog HDL），由8个四位超前进位生成。

2021-10-19 04:52:44 23KB 加法器 32位 超前进位

1

字典序、邻位对换、递归递增进位制数法、递归的递减进位制数法生成全排列。除递归地增是O(n·n!)外，其余三个都是O(n!)。main函数是计算1——12生成全排列的运行时间。

2021-10-12 15:28:10 1.21MB 全排列 字典序 邻位对换 递归地增

1

32位加法器 verilog代码

32位加法器 verilog代码其中还包含全加器、四位加法器的代码

2021-10-08 19:04:49 4KB 32位加法器 verilog 进位选择

1

16位多级先行进位加法器

有测试文件，代码准确无错。为提高运算速度，可以参照超前进位加法器的设计思路，把16位加法器中的每四位作为一组，用位间快速进位的形成方法来实现16位加法器中的“组间快速进位”，就能得到16位快速加法器。其工作特点是组内并行、组间并行。设16位加法器，4位一组，分为4组：

2021-10-04 15:19:23 164KB verilog XilinVivado 计算机组成原理实验 16位多级先行进位加法器

1