直接序列扩频通信系统以强抗噪声、低截获性和多址通信等特点，在军事及民用移动通信网络中得到广泛应用。文中对直序扩频的FPGA实现技术进行了研究。以QuartusII为开发工具，建立了一个初步的直接序列扩频通信系统。设计了发射模块和接收模块，发射模块包括PN码产生器、扩频调制器、接收模块包括匹配滤波器和解扩器；给出了上述模块的实现电路及仿真结果。
2021-07-09 15:02:16
88KB
1
本工程是基于quartusII下的仿真，所有信号处理都在基带数字信号下运行。包括m序列的产生，dsss直扩，FIR匹配滤波器实现的同步以及解扩，代码是Verilog语言，完整运行。
2021-06-16 08:54:56
610KB
1
匹配滤波器时域下FPGA的实现，Xilinx ISE环境，长度是750个采样点，用了三个乘法器，两个async fifo做乒乓结构。代码问题也比较多，可以提供思路抛砖引玉
2021-05-26 11:12:07
8KB
1